1. PCB疊層結(jié)構(gòu)與阻抗計(jì)算

1.1. Core 和 PP

PCB由Core和Prepreg(半固化片)組成。

Core是覆銅板（通常是FR4—玻璃纖維&環(huán)氧基樹脂），Core的上下表面之間填充的是固態(tài)材料；

常見半固化片類型：106,1080,2313,3313,2116,7628

PP原始厚度：7628（0.185mm/7.4mil），2116（0.105mm/4.2mil），1080（0.075mm/3mil）， 3313（0.095mm/4mil ）

實(shí)際壓制完成后厚度：通常會(huì)比原始值小10-15um左右

常用銅厚:1/3oz、1/2oz、1oz、2oz

1.2. PCB的疊層機(jī)構(gòu)和阻抗設(shè)計(jì)

1.2.1. 層疊結(jié)構(gòu)設(shè)計(jì)的先決條件

1.2.2. 層疊結(jié)構(gòu)與阻抗設(shè)計(jì)的流程

（1）信號(hào)層、地層、電源層的排列順序（2種層疊對(duì)比）

a. 對(duì)結(jié)構(gòu)1的分析

電源層與地層相鄰，且距離較近，可以很好地實(shí)現(xiàn)電源與地之間的耦合。

信號(hào)層3與地層相鄰，以完整的地層作為參考平面，因此信號(hào)完整性最好。

信號(hào)層2與電源層相鄰，若電源層是完整的平面，則同樣也能獲得較好的信號(hào)完整性，但若電源種類不止一種，則電源層需分塊，不完整的參考平面會(huì)導(dǎo)致信號(hào)回流路徑不通暢，對(duì)信號(hào)完整性存在一定影響。

信號(hào)層1,4與信號(hào)層2,3相鄰，很容易受到相鄰信號(hào)層的影響，因此完整性最差。

b. 對(duì)結(jié)構(gòu)2的分析

電源層與地層不相鄰，耦合較差，無法形成有效的寄生小電容。

信號(hào)層1,2,3,4相鄰層都能找到地層或電源層作為參考平面，信號(hào)質(zhì)量相對(duì)結(jié)構(gòu)1更好一些，其中，信號(hào)層1和4位于表層，而表層的阻抗控制比內(nèi)層更難。因此，從信號(hào)完整性而言，信號(hào)層2和3要好于1和4。

（2）線寬與層厚

a. 改變參考層厚度0.1mm為0.2mm，阻抗從47Ω增加到67Ω

b. 改變線寬0.2mm為0.3mm，阻抗從67Ω增加到53Ω

（3）疊層結(jié)構(gòu)與阻抗設(shè)計(jì)的示例(16層板、信號(hào)最高頻率400MHz)

a. 先決參數(shù)確定

單板層數(shù)：信號(hào)層8個(gè)，3個(gè)電源層，3個(gè)地層，2個(gè)表層（器件+信號(hào)）

單板厚度：2mm

目標(biāo)阻抗：單端信號(hào)55±15Ω，差分信號(hào)100±15Ω

材質(zhì)選擇：FR4，Er=4.2，tanδ=0.002

b. 層疊結(jié)構(gòu)與阻抗設(shè)計(jì)

層疊特征：PCB層疊結(jié)構(gòu)在材質(zhì)、厚度上完全對(duì)稱

確定每層厚度，正確選取Core ,PP，Cu：

5*Core1 : 0.69+0.69+3.94 mil=5.32 mil

2*Core2 : 0.69+0.69+5.9 mil=7.28 mil

6*PP1: 3.94 mil

2*PP2: 5.9 mil

Cu : 0.69 mil

總厚度：5*Core1+2*Core2+6*PP1+2*PP2+2*Cu=77.98 mil = 1.98 mm

確定每層厚度后，計(jì)算各層信號(hào)走線寬度：

表層單端信號(hào)

內(nèi)層單端信號(hào)

內(nèi)層差分信號(hào)（SI9000計(jì)算）

c. 電源層、地層的確定

層疊已經(jīng)確定了電源層或地層的位置，這一步確定第二、五、八、九、十二、十五層對(duì)應(yīng)電源層還是地層。

第八，九層位于PCB的中央，緊密相鄰，一層作為電源層，另一層作為地層，能起到很好的耦合效果。考慮到需分割的電源層（由四種電源共用）的電源平面較零碎，更需要與完整的地平面的耦合，因此，可確定第八層為地層，第九層為分割的電源層；

第二，十五層直接與表層相鄰，從EMC的角度考慮，應(yīng)選擇為地層；

第五，十二層用作為2.5V和3.3V的電源平面。

在確定好電源層和地層后，還需相應(yīng)地為信號(hào)層制定如下規(guī)則：

第十層的主要參考平面是第九層，而第九層是分割的電源層，對(duì)信號(hào)回流的影響較大，因此不建議在第十層走高速信號(hào)，對(duì)于一些非重要的信號(hào)，如控制信號(hào)，JTAG信號(hào)等，由于它們的阻抗控制要求較弱，可走在第十層。

第七層的主要參考平面是第八層，第八層是完整的地平面，可為第七層提供很好的回流路徑，但這兩層之間填充的材質(zhì)是PP，PCB制成后，在阻抗控制上可能存在一定偏差。因此，第七層可走高速信號(hào)，但對(duì)一些非常關(guān)鍵的高速信號(hào)，如單板上速率達(dá)到400MHz的差分對(duì)總線SPI4.2，不建議走在第七層。

第三層的主要參考平面是第二層，而第二層是完整的地平面，且兩層之間采用固態(tài)材質(zhì)填充，阻抗控制較好，適于走高速關(guān)鍵信號(hào)，同理，第十四層也適于走高速關(guān)鍵信號(hào)。

第四層的主要參考平面是第五層，第五層是完整的2.5V電源平面，兩層之間用固態(tài)材質(zhì)填充，可將高速關(guān)鍵信號(hào)走在第四層。在本設(shè)計(jì)中，有大量的DDR SDRAM接口信號(hào)線，其中，DDR SDRAM的地址，控制信號(hào)等都以2.5V為參考，建議將這些信號(hào)也走在第四層。

第十三層的主要參考平面是第十二層，第十二層是完整的3.3V電源平面，兩層之間用固態(tài)材質(zhì)填充，高速關(guān)鍵信號(hào)可走在第十三層，同時(shí)，建議將由3.3V供電的許多單端信號(hào)，如時(shí)鐘信號(hào)等，走在第十三層。

第六，十一層的主要參考平面分別是第五，十二層，與參考平面之間用PP填充，阻抗控制可能存在偏差，因此，在這兩層上可走高速信號(hào)，但不建議走非常關(guān)鍵的高速信號(hào)。

設(shè)計(jì)時(shí)需注意，第三，四層，第六，七層，第十，十一層，第十三，十四層，這四對(duì)信號(hào)層彼此相鄰，存在互相干擾的可能，因此在走線時(shí)，相鄰信號(hào)層應(yīng)正交走線，如第三層走線方向成橫向，則第四層走線應(yīng)成縱向。

【以上信息由艾博檢測(cè)整理發(fā)布，如有出入請(qǐng)及時(shí)指正，如有引用請(qǐng)注明出處，歡迎一起討論，我們一直在關(guān)注其發(fā)展！專注：CCC/SRRC/CTA/運(yùn)營(yíng)商入庫(kù)】