近日，業(yè)界領(lǐng)先的電子設(shè)計(jì)自動(dòng)化解決方案提供商Cadence宣布與Intel代工廠達(dá)成重要合作，共同開發(fā)并驗(yàn)證了一項(xiàng)集成的先進(jìn)封裝流程。這一流程將利用嵌入式多晶?；ミB橋接（EMIB）技術(shù)，有效應(yīng)對(duì)異構(gòu)集成多芯粒架構(gòu)日益增長的復(fù)雜性，為高性能計(jì)算（HPC）、人工智能和移動(dòng)設(shè)備計(jì)算等領(lǐng)域的設(shè)計(jì)空間帶來革命性的進(jìn)步。

EMIB技術(shù)作為此次合作的核心，為設(shè)計(jì)團(tuán)隊(duì)提供了一種創(chuàng)新的解決方案，使得從早期系統(tǒng)級(jí)規(guī)劃、優(yōu)化和分析能夠無縫過渡到DRC實(shí)現(xiàn)和物理簽核，而無需進(jìn)行數(shù)據(jù)格式的轉(zhuǎn)換。這一技術(shù)的引入，不僅簡(jiǎn)化了設(shè)計(jì)流程，還大大提高了設(shè)計(jì)效率，為設(shè)計(jì)團(tuán)隊(duì)節(jié)省了大量寶貴的時(shí)間和資源。

Cadence與Intel代工廠的此次合作，意味著Intel的客戶將能夠充分利用這一先進(jìn)的封裝技術(shù)，加速其在高性能計(jì)算、人工智能和移動(dòng)設(shè)備計(jì)算等領(lǐng)域的設(shè)計(jì)創(chuàng)新。通過采用EMIB技術(shù)，設(shè)計(jì)團(tuán)隊(duì)將能夠更好地應(yīng)對(duì)多芯粒架構(gòu)的復(fù)雜性，實(shí)現(xiàn)更高效的芯片集成和更出色的性能表現(xiàn)。

此外，這一先進(jìn)的封裝流程還將有助于縮短復(fù)雜多芯粒封裝的設(shè)計(jì)周期。在過去，由于數(shù)據(jù)格式的轉(zhuǎn)換和流程的不連貫，設(shè)計(jì)團(tuán)隊(duì)往往需要花費(fèi)大量時(shí)間在數(shù)據(jù)轉(zhuǎn)換和流程銜接上。而現(xiàn)在，通過Cadence與Intel代工廠的合作，設(shè)計(jì)團(tuán)隊(duì)將能夠直接利用EMIB技術(shù)，實(shí)現(xiàn)從系統(tǒng)級(jí)規(guī)劃到物理簽核的無縫過渡，從而大大縮短設(shè)計(jì)周期，提高設(shè)計(jì)效率。