ARM Cortex-M0+是2012年3月14日ARM公司發(fā)布的一款低功耗效率、能效最高的ARM處理器，可用于存在設(shè)計(jì)約束的嵌入式應(yīng)用。它具有最小的硅面積和極少的代碼量，從而使開發(fā)人員能夠以16和8位的價(jià)位實(shí)現(xiàn)32位性能。處理器的低門數(shù)使其能夠部署在需要簡單功能的應(yīng)用中。

作為ARM Cortex-M處理器系列的最新成員，32位Cortex-M0+處理器采用了低成本90納米低功耗（LP）工藝，耗電量僅9μA/MHz，約為主流8位或16位處理器的1/3，卻能提供更高的性能。這類低功耗和高性能的結(jié)合為仍在使用8位或16位架構(gòu)的用戶提供了一個(gè)轉(zhuǎn)型開發(fā)32位器件的理想機(jī)會，從而在不犧牲功耗和面積的情況下，提高日常設(shè)備的智能化程度。該款經(jīng)過優(yōu)化的Cortex-M0+處理器可針對家用電器、白色商品、醫(yī)療監(jiān)控、電子測量、照明設(shè)備以及功耗與汽車控制器件等各種廣泛應(yīng)用的智能傳感器與智能控制系統(tǒng)，提供超低功耗、低成本微控制器（MCU）。

Cortex-M0+集成了存儲器保護(hù)單元（MPU）、單周期I/O接口和微跟蹤緩存（MTB）。ARM Cortex-M0+框圖如圖1-1所示。

圖1-1 ARM Cortex-M0+框圖

ARM Cortex-M0+內(nèi)核具有以下關(guān)鍵特征。

·ARMv6-M架構(gòu)。

·AHB-lite總線接口，馮·諾依曼總線架構(gòu)，帶可選單周期I/O接口。

·Thumb/Thumb-2子集指令支持。

·2段流水線。

·可選8區(qū)域MPU，帶子區(qū)域和背景區(qū)域。

·不可屏蔽中斷+1到32個(gè)物理中斷。

·喚醒中斷控制器。

·硬件單周期（32×32）乘法。

·多種休眠模式，帶集成式等待中斷（WFI）、等待事件（WFE）以及退出時(shí)睡眠功能、睡眠和深度睡眠信號。

·根據(jù)實(shí)現(xiàn)方式提供多種保留模式。

·JTAG和串行線調(diào)試端口，具有多達(dá)4個(gè)斷點(diǎn)和2個(gè)觀察點(diǎn)。

·可選微跟蹤緩存。

ARM Cortex-M0+ MCU的關(guān)鍵優(yōu)勢如下。

·小尺寸內(nèi)核使其能夠用作小設(shè)備中的單核心，或在需要特定硬件隔離或任務(wù)劃分時(shí)，用作額外的嵌入式配套內(nèi)核。

·Cortex-M0+內(nèi)核不會影響基于I/O、模擬和非易失性存儲器的典型MCU的各元件之間的取舍。因此在劃分MCU產(chǎn)品組合時(shí)，總線大?。?、16或32位）不再相關(guān)。

·M0+微控制器在入門級應(yīng)用中廣泛使用，并帶來了巨大優(yōu)勢。它們滿足計(jì)算性能要求，其基本架構(gòu)允許M0+ MCU在開關(guān)門數(shù)量最少的應(yīng)用中達(dá)到超低功耗性能。Cortex-M0內(nèi)核可減少噪聲發(fā)射，并滿足使用最佳時(shí)鐘速度的性能要求。

·內(nèi)核的動(dòng)態(tài)功率為5到50μW/MHz，取決于所采用的技術(shù)。但是，內(nèi)核并不能代表設(shè)備的整體功耗，并且不是要考慮的唯一因素。

·Thumb指令集是Cortex-M系列的子集。它可以重復(fù)使用任何經(jīng)驗(yàn)證的Cortex-M產(chǎn)品軟件塊，以此來簡化產(chǎn)品組合的可擴(kuò)展性。

·存儲器保護(hù)單元（MPU）管理CPU對存儲器的訪問，確保任務(wù)不會意外破壞其他激活任務(wù)所使用的存儲器或資源。MPU通常由RTOS控制。若程序訪問的存儲器位置被MPU禁止，則RTOS可檢測到它并采取行動(dòng)。內(nèi)核可基于執(zhí)行的進(jìn)程，動(dòng)態(tài)更新MPU區(qū)的設(shè)置。MPU為可選，并可以進(jìn)行旁路。