CL7016C是一款高保真USB Type-C兼容音頻編解碼芯片?？梢凿浿坪突胤庞?4比特音樂和聲音。內(nèi)置回放通路信號 動態(tài)壓縮， 最大42db錄音通路增益，PDM數(shù)字麥克風(fēng)，和立體聲無需電容耳機(jī)驅(qū)動放大器。 5V單電源供電。兼容USB 2.0全速工業(yè)標(biāo)準(zhǔn)。適合Type-C耳機(jī)應(yīng)用

應(yīng)用：Type-C 耳機(jī)

◆ Type-C 擴(kuò)展塢

◆ USB 游戲耳機(jī)

◆ USB 麥克風(fēng)

◆ USB PC 聲卡

特點(diǎn)

◆ USB 2.0全速12MHz

◆ MCU 片內(nèi)ROM和SRAM

◆ 片內(nèi)2Mbit Flash

◆ 5 GPIOs

◆ 3 PWM輸出

◆ 支持音量增加，減少，暫停按鍵

◆ DAC和耳放104dB動態(tài)范圍(A-weighted)

◆ DAC和耳放-95 dB THD+N，32歐姆耳機(jī)負(fù)載

◆ Class H 放大器, 自動電源電壓調(diào)整, 高效率, 低電磁輻射

◆ 耳放直接連接耳機(jī)，無需隔直電容

◆ Pop聲抑制

◆ DAC和耳機(jī)模擬音量調(diào)節(jié)(+6 ~ -20 dB，2 dB步長)

◆ DAC和耳機(jī)數(shù)字音量調(diào)節(jié)(+12 ~ -102 dB，0.5 dB步長)

◆ 回放通路信號動態(tài)壓縮

◆ 線性輸入ADC 100db 動態(tài)范圍(A-weighted)

◆ 線性輸入ADC 100db 信噪比

◆ 線性輸入ADC -95 dB THD+N@1KHz

1◆ MIC輸入ADC 96db 動態(tài)范圍(A-weighted)

◆ MIC輸入ADC -93 dB THD+N@1KHz

◆ USB接口速率支持, 48KHz 24bit 錄音和 48KHz 24bit 回放

48KHz 16bit 錄音和 96KHz 24bit 回放

48KHz 16bit 錄音和 192KHz 16bit 回放

48KHz 16bit 錄音和 48KHz 16bit 回放

96KHz 24bit 錄音和 48KHz 24bit 回放

192KHz 16bit 錄音和 48KHz 24bit 回放

◆ 立體聲模擬麥克風(fēng)

◆ 低噪聲麥克風(fēng)偏置電壓可調(diào)

◆ 模擬麥克風(fēng)前置增益12 dB/18 dB可選

◆ 錄音通路PGA可選增益 0dB~24db，1dB 步長

◆ 自動增益調(diào)節(jié)

◆ 噪聲門控制

◆ 音量加，音量減，播放暫停鍵檢測

內(nèi)部結(jié)構(gòu)圖

線性輸入信號和被麥克風(fēng)放大器放大的麥克風(fēng)信號，單獨(dú)或者混音后送入PGA放大器，被再次放大后，進(jìn)入ADC，轉(zhuǎn) 換為數(shù)字信號，送入音頻數(shù)字信號處理電路。麥克風(fēng)放大器增益12dB和18dB可選，PGA放大器增益0~24db可調(diào)。

如果過零檢測使能，模擬音量可以延遲到信號過零時改變, 使得音量的改變不易被察覺。相反，音量會立即改變，容

易產(chǎn)生POP聲。

8.應(yīng)用

8.1模擬輸入通路:

過零調(diào)節(jié)

噪聲門使能。如果某個聲道的信號幅度低于設(shè)置的最小閾值，并且持續(xù)的時間超過設(shè)置的延遲時間，噪聲門功能會開 啟，并作用到相應(yīng)聲道，使當(dāng)前音量減少6dB，9dB，12dB，或者靜音。當(dāng)信號幅度超過最小閾值，持續(xù)的時間大于 釋放延遲時間，噪聲門功能關(guān)閉，音量恢復(fù)正常。最小閾值，延遲時間，釋放延遲時間都可以通過I2C寄存器調(diào)節(jié)。 噪聲門 自動音量控制使能, 如果某個通道信號幅度超過最大值或者低于小于最小值, 信號幅度會通過調(diào)節(jié)輸入相應(yīng)通路增益自 動減小或者增加，使信號維持在最大值和最小值之間。

13030533945

8.6電源管理

3種耳放供電模式

固定電壓模式

通過I2C設(shè)置可以將耳放供電電壓固定在 ±VCP或者±VCP/2, 耳放工作在標(biāo)準(zhǔn)的Class AB模模式式.

音量自適應(yīng)模式

CL7016C通過每個通路的音量大小決定±VCP或者±VCP/2電源供給耳放

信號自適應(yīng)模式

CL7016C通過每個通路的信號幅度大小決定±VCP或者±VCP/2電源供給耳放

耳放電源供電模式

13

8.7放音數(shù)字信號動態(tài)壓縮算法

DRC算法對低于設(shè)定閾值的信號幅度提升，但是高于閾值的信號做幅度壓縮。壓縮的比例可以調(diào)節(jié)，一般為3/4，

1/2,1/4或者更低。當(dāng)信號幅度大于閾值，DRC反應(yīng)時間可以通過寄存器調(diào)節(jié) 。快速降低增益可以有效地阻止失真的

發(fā)

生。當(dāng)信號峰值保持在閾值以下，DRC會在設(shè)定的時間內(nèi)恢復(fù)增益。這個設(shè)定時間可以通過寄存器調(diào)節(jié)達(dá)到最好的

效果。

DRC嵌入在音量控制里面，這樣DRC的作用就可以通過改變信號的音量來實(shí)現(xiàn)。8.8 GPIO和PWM輸出

CL7016C有5個GPIO輸入輸出，3個PWM輸出，分別和其他IO管腳復(fù)用。

DMIC_C管腳可以同時做為GPIO0輸出, 通過MCU寄存器，也可以配置為PWM0 輸出

DMIC_D管腳可以同時做為GPIO1輸出, 通過MCU寄存器，也可以配置為PWM1 輸出

UARTTX管腳可以通過MCU寄存器配置為GPIO6輸出

UARTRX管腳可以通過MCU寄存器配置為GPIO7輸出, 或者PWM2 輸出

SWD_D管腳可以通過MCU寄存器配置為GPIO4，GPIO6， GPIO7，或者PWM2

通過配置MCU內(nèi)部寄存器，可以實(shí)現(xiàn)GPIO輸入輸出和PWM輸出，實(shí)現(xiàn)不同的功能。

8.9 I2S主模式/從模式，系統(tǒng)時鐘，及PLL設(shè)置

I2S接口支持主模式和從模式，標(biāo)準(zhǔn)I2S和左對齊格式。主模式下所支持的采樣率和時鐘的關(guān)系請參考寄存器設(shè)置

，設(shè)定相應(yīng)的采樣率和時鐘。

芯片內(nèi)置PLL。PLL參考時鐘從晶體振蕩器輸入，參考時鐘頻率為24.576MHz或者24MHz。PLL輸出時鐘頻率范圍

20MHz~26MHz，輸出時鐘可以通過I2C寄存器調(diào)節(jié)，精度達(dá)到+/-20Hz。

通過配置PLL時鐘系統(tǒng)和I2S接口采樣率，可以實(shí)現(xiàn)192K， 96K， 48K等采樣率錄制和回放。

8.10 MCU內(nèi)部資源

12K BYTES SRAM, USB CODEC基本程序占8K BYTES SRAM， 客戶可用4K BYTES SRAM資源

256 BYTES 芯片內(nèi)FLASH，用于存放USB CODEC 8K BYTES基本程序。

審核編輯 黃宇