異步計(jì)數(shù)器可以有 2 n -1 種可能的計(jì)數(shù)狀態(tài)，例如 4 位計(jì)數(shù)器的 MOD-16（0-15），這使其非常適合用于頻分應(yīng)用。但也可以使用基本異步計(jì)數(shù)器配置來(lái)構(gòu)建計(jì)數(shù)狀態(tài)小于其最大輸出數(shù)的特殊計(jì)數(shù)器。例如，模數(shù)或 MOD 計(jì)數(shù)器。

這是通過(guò)強(qiáng)制計(jì)數(shù)器在預(yù)定值時(shí)將其自身重置為零來(lái)實(shí)現(xiàn)的，從而產(chǎn)生一種具有截?cái)嘈蛄械漠惒接?jì)數(shù)器。然后，計(jì)數(shù)到其最大模數(shù)（2 n ）的n 位計(jì)數(shù)器稱(chēng)為全序列計(jì)數(shù)器，而模數(shù)小于最大模數(shù)的 n 位計(jì)數(shù)器稱(chēng)為截?cái)嘤?jì)數(shù)器。

但是，為什么我們要?jiǎng)?chuàng)建一個(gè)異步截?cái)嘤?jì)數(shù)器，而不是 MOD-4、MOD-8 或其他等于 2 的冪的模數(shù)呢？答案是，我們可以通過(guò)使用組合邏輯來(lái)利用觸發(fā)器上的異步輸入。

如果我們采用模 16 異步計(jì)數(shù)器并用附加邏輯門(mén)對(duì)其進(jìn)行修改，則可以使其提供十進(jìn)制（除以 10）計(jì)數(shù)器輸出，以用于標(biāo)準(zhǔn)十進(jìn)制計(jì)數(shù)和算術(shù)電路。

這種計(jì)數(shù)器通常稱(chēng)為十進(jìn)制計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器需要在輸出計(jì)數(shù)達(dá)到十進(jìn)制值 10 時(shí)（即 DCBA = 1010）重置為零，為此，我們需要將此條件反饋給重置輸入。計(jì)數(shù)序列從二進(jìn)制“0000”（BCD =“0”）到“1001”（BCD =“9”）的計(jì)數(shù)器通常稱(chēng)為 BCD 二進(jìn)制編碼十進(jìn)制計(jì)數(shù)器，因?yàn)槠涫疇顟B(tài)序列是 BCD 碼的序列，但二進(jìn)制十進(jìn)制計(jì)數(shù)器更常見(jiàn)。

異步十進(jìn)制計(jì)數(shù)器

這種異步計(jì)數(shù)器在輸入時(shí)鐘信號(hào)的每個(gè)后沿從 0000 開(kāi)始向上計(jì)數(shù)，直到達(dá)到輸出 1001（十進(jìn)制 9）。輸出 QA 和 QD 現(xiàn)在都等于邏輯“1”。在下一個(gè)時(shí)鐘脈沖施加時(shí)，74LS10 NAND 門(mén)的輸出狀態(tài)從邏輯“1”變?yōu)檫壿嫛?”電平。

由于 NAND 門(mén)的輸出連接到 所有 74LS73 JK 觸發(fā)器的CLEAR ( CLR ) 輸入，該信號(hào)導(dǎo)致所有Q輸出在計(jì)數(shù)為 10 時(shí)重置回二進(jìn)制0000。由于輸出QA和QD現(xiàn)在都等于邏輯“0”（因?yàn)橛|發(fā)器剛剛重置），NAND門(mén)的輸出返回到邏輯電平“1”，計(jì)數(shù)器再次從0000重新啟動(dòng)。我們現(xiàn)在有一個(gè)十進(jìn)制或模 10 遞增計(jì)數(shù)器。

十年計(jì)數(shù)器真值表

十進(jìn)制計(jì)數(shù)器時(shí)序圖

通過(guò)使用截?cái)嘤?jì)數(shù)器輸出序列的相同想法，上述電路可以輕松地適應(yīng)其他計(jì)數(shù)周期，只需改變與NAND門(mén)輸入的連接或使用其他邏輯門(mén)組合即可。

舉例來(lái)說(shuō)，只需將“ QC ”和“ QD ”的輸出輸入到NAND門(mén)，就可以輕松實(shí)現(xiàn)十二進(jìn)制（模 12） ，注意 12 的二進(jìn)制等價(jià)物是1100，而輸出“ QA ”是最低有效位 (LSB)。

由于用n 個(gè)觸發(fā)器可實(shí)現(xiàn)的最大模數(shù)為2 n，這意味著在設(shè)計(jì)截?cái)喈惒接?jì)數(shù)器時(shí)，您應(yīng)該確定大于或等于所需模數(shù)的最低 2 的冪。

假設(shè)我們希望從 0 數(shù)到 39，或者對(duì) 40 取模并重復(fù)。那么所需的觸發(fā)器數(shù)量最多為 6 個(gè)，n = 6可得到最大 MOD 為 64，因?yàn)?5 個(gè)觸發(fā)器是不夠的，因?yàn)檫@只能得到 MOD-32。

現(xiàn)在假設(shè)我們想構(gòu)建一個(gè)“除以 128”的計(jì)數(shù)器用于分頻，我們需要級(jí)聯(lián)七個(gè)觸發(fā)器，因?yàn)?128 = 2 7。使用諸如 74LS74 之類(lèi)的雙觸發(fā)器，我們?nèi)匀恍枰膫€(gè) IC 來(lái)完成電路。

一種簡(jiǎn)單的替代方法是使用兩個(gè) TTL 7493 作為 4 位波紋計(jì)數(shù)器/分頻器。由于 128 = 16 x 8，因此可以將一個(gè) 7493 配置為“除以 16”計(jì)數(shù)器，將另一個(gè)配置為“除以 8”計(jì)數(shù)器。兩個(gè) IC 可以級(jí)聯(lián)在一起，形成一個(gè)“除以 128”分頻器，如圖所示。

當(dāng)然，也有標(biāo)準(zhǔn) IC 異步計(jì)數(shù)器可用，例如 TTL 74LS90 可編程紋波計(jì)數(shù)器/分頻器，可配置為 2 分頻、5 分頻或兩者的任意組合。74LS390 是一種非常靈活的雙十進(jìn)制驅(qū)動(dòng)器 IC，具有大量可用的“分頻”組合，包括 2 分頻、4 分頻、5 分頻、10 分頻、20 分頻、25 分頻、50 分頻和 100 分頻。

分頻器

紋波計(jì)數(shù)器能夠截?cái)嘈蛄幸援a(chǎn)生“除以 n”的輸出，這意味著計(jì)數(shù)器（尤其是紋波計(jì)數(shù)器）可用作分頻器，以將高時(shí)鐘頻率降低到更可用的值，以用于數(shù)字時(shí)鐘和計(jì)時(shí)應(yīng)用。例如，假設(shè)我們需要一個(gè)精確的 1Hz 計(jì)時(shí)信號(hào)來(lái)操作數(shù)字時(shí)鐘。

我們可以很容易地使用配置為非穩(wěn)態(tài)多諧振蕩器的標(biāo)準(zhǔn) 555 定時(shí)器芯片產(chǎn)生 1Hz 方波信號(hào)，但制造商的數(shù)據(jù)表告訴我們，555 定時(shí)器根據(jù)制造商的不同，通常具有 1-2% 的定時(shí)誤差，并且在 1Hz 的低頻下，這個(gè) 2% 的定時(shí)誤差是不好的。

但是，數(shù)據(jù)表還告訴我們，555 定時(shí)器的最大工作頻率約為 300kHz，在此高頻率下 2% 的誤差（雖然在最大約 6kHz 時(shí)仍然很大）是可以接受的。因此，通過(guò)選擇更高的定時(shí)頻率（例如 262.144kHz）和 18 位波紋（Modulo-18）計(jì)數(shù)器，我們可以輕松制作出精度為 1Hz 的定時(shí)信號(hào)，如下所示。

來(lái)自 18 位異步波紋計(jì)數(shù)器的 1Hz 定時(shí)信號(hào)

這當(dāng)然是一個(gè)非常簡(jiǎn)單的如何產(chǎn)生精確定時(shí)頻率的例子，但通過(guò)使用高頻晶體振蕩器和多位分頻器，可以為從時(shí)鐘或手表到事件定時(shí)甚至電子鋼琴/合成器或音樂(lè)類(lèi)型應(yīng)用等各種應(yīng)用產(chǎn)生精密頻率發(fā)生器。

不幸的是，異步計(jì)數(shù)器的主要缺點(diǎn)之一是由于門(mén)的內(nèi)部電路，時(shí)鐘脈沖到達(dá)其輸入端和出現(xiàn)在其輸出端之間存在微小的延遲。

在異步電路中，這種延遲稱(chēng)為傳播延遲，因此異步紋波計(jì)數(shù)器有“傳播計(jì)數(shù)器”的綽號(hào)，在某些高頻情況下，這種延遲會(huì)產(chǎn)生錯(cuò)誤的輸出計(jì)數(shù)。

在大位波紋計(jì)數(shù)器電路中，如果將各個(gè)階段的延遲全部加在一起，在計(jì)數(shù)器鏈的末端產(chǎn)生總延遲，則輸入信號(hào)和計(jì)數(shù)輸出信號(hào)之間的時(shí)間差可能非常大。這就是為什么異步計(jì)數(shù)器通常不用于涉及大量位的高頻計(jì)數(shù)電路的原因。

此外，計(jì)數(shù)器的輸出彼此之間沒(méi)有固定的時(shí)間關(guān)系，并且由于它們的時(shí)鐘序列，它們不會(huì)在同一時(shí)刻發(fā)生。換句話說(shuō)，輸出頻率逐一可用，這是一種多米諾骨牌效應(yīng)。然后，添加到異步計(jì)數(shù)器鏈的觸發(fā)器越多，最大工作頻率就越低，以確保準(zhǔn)確計(jì)數(shù)。為了克服傳播延遲問(wèn)題，開(kāi)發(fā)了同步計(jì)數(shù)器。

然后總結(jié)一下異步計(jì)數(shù)器的一些優(yōu)點(diǎn)：

異步計(jì)數(shù)器可以很容易地由切換觸發(fā)器或 D 型觸發(fā)器制成。

它們被稱(chēng)為“異步計(jì)數(shù)器”，因?yàn)橛|發(fā)器的時(shí)鐘輸入并非全部由相同的時(shí)鐘信號(hào)驅(qū)動(dòng)。

鏈中的每個(gè)輸出都取決于前一個(gè)觸發(fā)器輸出的狀態(tài)變化。

異步計(jì)數(shù)器有時(shí)也稱(chēng)為波紋計(jì)數(shù)器，因?yàn)閿?shù)據(jù)似乎從一個(gè)觸發(fā)器的輸出“波紋”到下一個(gè)觸發(fā)器的輸入。

它們可以使用“除以 n”計(jì)數(shù)器電路來(lái)實(shí)現(xiàn)。

截?cái)嘤?jì)數(shù)器可以產(chǎn)生任意模數(shù)計(jì)數(shù)。

異步計(jì)數(shù)器的缺點(diǎn)：

可能需要額外的“重新同步”輸出觸發(fā)器。

要計(jì)算不等于2 n 的截?cái)嘈蛄校枰~外的反饋邏輯。

如果計(jì)算大量的位數(shù)，則連續(xù)階段的傳播延遲可能會(huì)變得過(guò)大。

這種延遲使它們獲得了“傳播計(jì)數(shù)器”的綽號(hào)。

在高時(shí)鐘頻率下會(huì)發(fā)生計(jì)數(shù)錯(cuò)誤。

同步計(jì)數(shù)器更快、更可靠，因?yàn)樗鼈儗?duì)所有觸發(fā)器使用相同的時(shí)鐘信號(hào)。

審核編輯 黃宇