電子對(duì)抗主要是利用電子技術(shù)和電磁波技術(shù)，方案系統(tǒng)主要包括射頻前端、數(shù)字處理、時(shí)鐘、電池和系統(tǒng)電源、信號(hào)生產(chǎn)五個(gè)部分組成，應(yīng)用框圖如下：

其中，模擬前端模塊的AD轉(zhuǎn)換可以使用國(guó)芯思辰ADC，該產(chǎn)品支持通信應(yīng)用，能夠?qū)崿F(xiàn)高達(dá)5GHz的寬帶寬模擬信號(hào)直接采樣；在多方面進(jìn)行了優(yōu)化，其中包括寬輸入帶寬、高采樣速率、出色的線性度以及小封裝低功耗。且該ADC可以性能100兼容替換AD9208用于該方案中。

它是一款雙通道、14 位、3GSPS模數(shù)轉(zhuǎn)換器(ADC)。該器件內(nèi)置片內(nèi)緩沖器和采樣保持電路，專門針對(duì)低功耗、小尺寸和易用性而設(shè)計(jì)。雙通道ADC內(nèi)核采用多級(jí)、差分流水線架構(gòu)，并集成了輸出糾錯(cuò)邏輯。每個(gè)ADC均具有寬帶寬輸入。集成基準(zhǔn)電壓源可簡(jiǎn)化設(shè)計(jì)考量。模擬輸入和時(shí)鐘信號(hào)均為差分輸入信號(hào)。

除了快速檢測(cè)輸出外，該ADC還具有信號(hào)監(jiān)控能力。信號(hào)監(jiān)控模塊可提供 ADC進(jìn)行數(shù)字化處理信號(hào)的其它信息。用戶可將 JESD204B (子類1)的高速串行輸出設(shè)置為各種單通道、雙通道、四通道和八通道配置，具體取決于接收邏輯器件的可接受通道速率。SYSREF+和SYNCINB+輸入引腳支持多芯片同步。

該ADC具有靈活的關(guān)斷選項(xiàng)，在需要時(shí)可以大幅降低功耗。所有這些特性均可通過(guò)三線串行接口(SPI)進(jìn)行編程。采用196引腳BGA封裝，額定溫度范圍為-40°C至+85°C。

注：如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系刪除。