今天我們分享幾個用FPGA實(shí)現(xiàn)的小型神經(jīng)網(wǎng)絡(luò)，側(cè)重應(yīng)用。

LeNet

LeNet主要用來進(jìn)行手寫字符的識別與分類，其確立了CNN的結(jié)構(gòu)，現(xiàn)在神經(jīng)網(wǎng)絡(luò)中的許多內(nèi)容在LeNet的網(wǎng)絡(luò)結(jié)構(gòu)中都能看到：

C1，卷積層 S2，池化層 C3，卷積層 S4，池化層 C5，卷積層 F6，全連接層 OUTPUT，全連接層

這是《基于MATLAB與FPGA的圖像處理教程》中一個例程，經(jīng)過MATLAB仿真與FPGA實(shí)現(xiàn)，在相關(guān)開發(fā)板上驗(yàn)證通過。

DigitalRecognition-基于LeNet-5

神經(jīng)網(wǎng)絡(luò)在淺色背景上檢測深色數(shù)字的項(xiàng)目，詳細(xì)的設(shè)計(jì)和視頻演示，大家看README即可。

AlexNet

AlexNet是2012年ImageNet競賽的冠軍模型，其作者是神經(jīng)網(wǎng)絡(luò)領(lǐng)域三巨頭之一的Hinton和他的學(xué)生Alex Krizhevsky（參考：https://blog.csdn.net/sinat_39620217/article/details/131083754）。

AlexNet與此前的LeNet相比，具有更深的網(wǎng)絡(luò)結(jié)構(gòu)，包含5層卷積和3層全連接，對比LeNet如下所示。

alexnet-FPGA and GPU

對 FPGA 和 GPU 上的AlexNet CNN 執(zhí)行時間的基準(zhǔn)測試。

該項(xiàng)目除了學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)知識外，也在Xilinx FPGA上運(yùn)行OpenCL給了詳細(xì)的參考示例。

CNN_OPEN & DNN_PUF_FPGA

利用SystemVerilog生成Lenet模型，并在FPGA上進(jìn)行綜合和實(shí)現(xiàn)。

該項(xiàng)目是個研究類項(xiàng)目，適合學(xué)習(xí)和練手。

總結(jié)

在FPGA運(yùn)行神經(jīng)網(wǎng)絡(luò)在前幾年是個很火的方向，最近一些敏捷開發(fā)像OpenCL、HLS等已經(jīng)沖淡了不少熱度，用純HDL開發(fā)相關(guān)項(xiàng)目出現(xiàn)的越來越少了。但是今天這些小型神經(jīng)網(wǎng)絡(luò)項(xiàng)目適合入門相關(guān)行業(yè)，適合理解相關(guān)知識點(diǎn)。每個項(xiàng)目中有很多很多相關(guān)的例程，今天只是介紹一些個人認(rèn)為比較經(jīng)典的項(xiàng)目。