chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

降低半導(dǎo)體金屬線電阻的沉積和刻蝕技術(shù)

半導(dǎo)體芯科技SiSC ? 來源:半導(dǎo)體芯科技SiSC ? 作者:半導(dǎo)體芯科技SiS ? 2024-08-19 11:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:泛林集團(tuán) Semiverse Solutions 部門軟件應(yīng)用工程師 Timothy Yang 博士

01 介紹

銅的電阻率由其晶體結(jié)構(gòu)、空隙體積、晶界和材料界面失配決定,并隨尺寸縮小而顯著提升。通常,銅線的制作流程是用溝槽刻蝕工藝在低介電二氧化硅里刻蝕溝槽圖形,然后通過大馬士革流程用銅填充溝槽。但這種方法會(huì)生出帶有明顯晶界和空隙的多晶結(jié)構(gòu),從而增加銅線電阻。為防止大馬士革退火工藝中的銅擴(kuò)散,此工藝還使用了高電阻率的氮化鉭內(nèi)襯材料。

我們可以使用物理氣相沉積 (PVD) 以10至100電子伏特的高動(dòng)能沉積銅,得到電阻低、密度高的單晶結(jié)構(gòu)。但PVD的局限在于覆蓋性比較差,且只能在平面上均勻沉積,不能用于填充深孔或溝槽(圖1a)。

要得到獨(dú)立的金屬線,首先需要在平面上沉積均勻的銅層,隨后用離子束進(jìn)行物理刻蝕。銅與活性氣體不產(chǎn)生揮發(fā)性化合物,因此不能使用反應(yīng)離子刻蝕工藝。如果入射角非常高,離子束刻蝕 (IBE) 中產(chǎn)生的加速氬離子可以去除銅。但由于掩膜結(jié)構(gòu)的遮擋效應(yīng),可刻蝕的區(qū)域?qū)?huì)受限。圖1b展示了當(dāng)掩膜垂直于入射離子束時(shí)的不可刻蝕區(qū)域(紅色),這是由于掩膜遮擋導(dǎo)致的原子噴射路徑受阻所造成的。當(dāng)掩膜與離子路徑平行時(shí),所有未被掩蓋的區(qū)域都能被刻蝕。因此,IBE僅限于刻蝕任意長(zhǎng)度的線形掩膜。

wKgZombCwNOAZx2MAABVHjwx3qQ605.jpgwKgaombCwNSAPsmKAABRn_4GeDg948.jpg

02 工藝步驟與虛擬制造工藝

為了解沉積與刻蝕對(duì)線電阻的影響,我們使用SEMulator3D?可視性沉積和刻蝕功能模擬PVD和IBE工藝。借助SEMulator3D,我們使用30°分散角的可視性沉積工藝再現(xiàn)PVD,該流程準(zhǔn)確模擬出轟擊中噴射出的銅原子與氬離子的隨機(jī)狀態(tài)。同時(shí),我們使用2°分散角與60°傾斜角的可視性刻蝕模擬出IBE,實(shí)現(xiàn)以較低的離子束發(fā)散反映網(wǎng)格加速離子的行為。兩個(gè)模擬都將晶圓視為在工藝過程中自由旋轉(zhuǎn),并為適應(yīng)IBE和PVD的局限之處,對(duì)其他工藝步驟進(jìn)行了調(diào)整。圖2展示了使用大馬士革銅填充工藝(圖2a)和PVD/IBE工藝(圖2b)創(chuàng)建出的相同結(jié)構(gòu)。為適應(yīng)PVD/IBE的某些局限之處,并為所需的最終結(jié)構(gòu)創(chuàng)建相同的形狀,我們還加入了額外的工藝步驟。

wKgZombCwNSAYR-JAAC5e3QsVTk008.jpg

實(shí)驗(yàn)證明,即使存在這些局限,依然可以用PVD/IBE線制造出同等的16nm SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)電路單元。所有線路中段以上的金屬層都在平面上制作,所以它優(yōu)于FinFET(鰭式場(chǎng)效應(yīng)晶體管)器件復(fù)雜的互連拓?fù)浣Y(jié)構(gòu),是PVD/IBE金屬線的可選方案。圖3展示了每個(gè)金屬層的獨(dú)立結(jié)構(gòu),以及使用PVD/IBE制作三層金屬FinFET結(jié)構(gòu)的必要步驟。

wKgaombCwNiAaTN3AACzDc91Ymw056.jpgwKgZombCwNuAK0vsAAFa_UJgvS8870.jpg

圖3a和b展示了每個(gè)金屬層的獨(dú)立結(jié)構(gòu),以及使用PVD/IBE創(chuàng)建三層金屬FinFET結(jié)構(gòu)的必要步驟。

l 圖3a:左圖展示成型的中段制程16nm FinFET結(jié)構(gòu),右圖展示具有三個(gè)完整金屬層的FinFET結(jié)構(gòu)。中段制程之后表面是平坦的,銅PVD和IBE可以在該步驟進(jìn)行。

l 圖 3b:該圖展示了用PVD/IBE制造每個(gè)金屬層的步驟,并演示出在PVD和IBE存在局限的情況下為制造三個(gè)金屬層探索工藝和集成路徑的過程。每層都有相應(yīng)配圖分步解析制造流程,且都部分涉及柱狀結(jié)構(gòu)形成、銅PVD、化學(xué)機(jī)械拋光(CMP)、線與間隔的形成、氧化物填充、IBE刻蝕、原子層沉積 (ALD)、銅PVD及其他圖示的獨(dú)立工藝步驟。

為形成分隔開的金屬線,需要制造間隔和臺(tái)面充當(dāng)絕緣阻擋層。磨平沉積物后,可以進(jìn)行線和間隔的圖形化,以及X或Y方向上的任意長(zhǎng)度刻蝕,從而制造對(duì)應(yīng)方向的線。在制造通孔時(shí),可進(jìn)行交叉刻蝕,避免X和Y方向的線掩膜交叉受到刻蝕。不需要通孔的區(qū)域則可在金屬沉積前覆蓋絕緣間隔結(jié)構(gòu)。

03 電阻結(jié)果與結(jié)論

隨后,我們測(cè)量了大馬士革流程和PVD兩種工藝下,最頂層金屬到FinFET結(jié)構(gòu)P和N溝道通孔的線電阻。圖4展示P和N通道電阻測(cè)量的起點(diǎn)和終點(diǎn)(其他所有絕緣材料透明)。為彌補(bǔ)氮化鉭內(nèi)襯層和銅線間的接觸電阻,計(jì)算銅電阻時(shí)我們考慮了電子的表面散射效應(yīng),離氮化鉭界面越近,銅電阻率越高,電阻率的衰減長(zhǎng)度設(shè)置為1nm。因?yàn)榇篑R士革填充銅沉積預(yù)計(jì)不是全晶,所以銅的電阻率提升50%。PVD/IBE銅工藝不使用氮化鉭內(nèi)襯層,因此未應(yīng)用指數(shù)衰減函數(shù),并在此模型中使用了銅的體電阻率。圖4包含大馬士革流程與PVD的電阻率比較表格。

wKgaombCwNuAEHNvAADmbj1uPAQ749.jpg

圖4展示了采用大馬士革流程和PVD工藝的FinFET器件3D模型圖,這些模型畫出P和N溝道的電阻測(cè)量點(diǎn)。3D模型下方的表格比較了P和N溝道的大馬士革和PVD電阻值。表格顯示,相比大馬士革沉積,使用IBE/PVD可降低67%的電阻。

從模型計(jì)算得出的電阻值表明,與傳統(tǒng)的溝槽刻蝕+大馬士革沉積方法相比,采用IBE/PVD制造方法可使電阻降低67%。這是因?yàn)镮BE/PVD不需要氮化鉭內(nèi)襯層,且該過程中銅線電阻率較低。該結(jié)果表明,在金屬線制造過程中,與大馬士革填充相比,IBE/PVD可以降低電阻率,但代價(jià)是制造工藝更為復(fù)雜。

【近期會(huì)議】

10月30-31日,由寬禁帶半導(dǎo)體國(guó)家工程研究中心主辦的“化合物半導(dǎo)體先進(jìn)技術(shù)及應(yīng)用大會(huì)”將首次與大家在江蘇·常州相見,邀您齊聚常州新城希爾頓酒店,解耦產(chǎn)業(yè)鏈?zhǔn)袌?chǎng)布局!https://w.lwc.cn/s/uueAru

11月28-29日,“第二屆半導(dǎo)體先進(jìn)封測(cè)產(chǎn)業(yè)技術(shù)創(chuàng)新大會(huì)”將再次與各位相見于廈門,秉承“延續(xù)去年,創(chuàng)新今年”的思想,仍將由云天半導(dǎo)體與廈門大學(xué)聯(lián)合主辦,雅時(shí)國(guó)際商訊承辦,邀您齊聚廈門·海滄融信華邑酒店共探行業(yè)發(fā)展!誠(chéng)邀您報(bào)名參會(huì):https://w.lwc.cn/s/n6FFne


聲明:本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡(luò),轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有,如有異議,請(qǐng)聯(lián)系我們修改或刪除。聯(lián)系郵箱:viviz@actintl.com.hk, 電話:0755-25988573

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    336

    文章

    29581

    瀏覽量

    252212
  • 刻蝕
    +關(guān)注

    關(guān)注

    2

    文章

    214

    瀏覽量

    13619
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    金屬-半導(dǎo)體接觸電阻測(cè)量的TLM標(biāo)準(zhǔn)化研究:模型優(yōu)化與精度提升

    Xfilm埃利測(cè)量專注于電阻/方阻及薄膜電阻檢測(cè)領(lǐng)域的創(chuàng)新研發(fā)與技術(shù)突破,致力于為全球集成電路和光伏產(chǎn)業(yè)提供高精度、高效率的量檢測(cè)解決方案。公司以核心技術(shù)為驅(qū)動(dòng),深耕
    的頭像 發(fā)表于 09-29 13:46 ?190次閱讀
    <b class='flag-5'>金屬</b>-<b class='flag-5'>半導(dǎo)體</b>接觸<b class='flag-5'>電阻</b>測(cè)量的TLM標(biāo)準(zhǔn)化研究:模型優(yōu)化與精度提升

    基于改進(jìn)傳輸法(TLM)的金屬 - 氧化鋅半導(dǎo)體界面電阻分析

    傳輸方法(TLM)作為常見的電阻測(cè)量技術(shù),廣泛應(yīng)用于半導(dǎo)體器件中溝道電阻與接觸電阻的提取。傳統(tǒng)
    的頭像 發(fā)表于 09-29 13:43 ?209次閱讀
    基于改進(jìn)傳輸<b class='flag-5'>線</b>法(TLM)的<b class='flag-5'>金屬</b> - 氧化鋅<b class='flag-5'>半導(dǎo)體</b>界面<b class='flag-5'>電阻</b>分析

    半導(dǎo)體外延和薄膜沉積有什么不同

    半導(dǎo)體外延和薄膜沉積是兩種密切相關(guān)但又有顯著區(qū)別的技術(shù)。以下是它們的主要差異:定義與目標(biāo)半導(dǎo)體外延核心特征:在單晶襯底上生長(zhǎng)一層具有相同或相似晶格結(jié)構(gòu)的單晶薄膜(外延層),強(qiáng)調(diào)晶體結(jié)構(gòu)
    的頭像 發(fā)表于 08-11 14:40 ?886次閱讀
    <b class='flag-5'>半導(dǎo)體</b>外延和薄膜<b class='flag-5'>沉積</b>有什么不同

    揭秘半導(dǎo)體電鍍工藝

    定向沉積在晶圓表面,從而構(gòu)建高精度的金屬互連結(jié)構(gòu)。 從鋁到銅,芯片互連的進(jìn)化之路: 隨著芯片制造工藝不斷精進(jìn),芯片內(nèi)部的互連線材料也從傳統(tǒng)的鋁逐漸轉(zhuǎn)向銅。半導(dǎo)體鍍銅設(shè)備因此成為芯片制造中的“明星設(shè)備”。 銅的優(yōu)勢(shì):銅導(dǎo)線擁有更低
    的頭像 發(fā)表于 05-13 13:29 ?1590次閱讀
    揭秘<b class='flag-5'>半導(dǎo)體</b>電鍍工藝

    半導(dǎo)體boe刻蝕技術(shù)介紹

    半導(dǎo)體BOE(Buffered Oxide Etchant,緩沖氧化物蝕刻液)刻蝕技術(shù)半導(dǎo)體制造中用于去除晶圓表面氧化層的關(guān)鍵工藝,尤其在微結(jié)構(gòu)加工、硅基發(fā)光器件制作及氮化硅/二氧化
    的頭像 發(fā)表于 04-28 17:17 ?3533次閱讀

    半導(dǎo)體制造關(guān)鍵工藝:濕法刻蝕設(shè)備技術(shù)解析

    刻蝕工藝的核心機(jī)理與重要性 刻蝕工藝是半導(dǎo)體圖案化過程中的關(guān)鍵環(huán)節(jié),與光刻機(jī)和薄膜沉積設(shè)備并稱為半導(dǎo)體制造的三大核心設(shè)備。
    的頭像 發(fā)表于 04-27 10:42 ?1451次閱讀
    <b class='flag-5'>半導(dǎo)體</b>制造關(guān)鍵工藝:濕法<b class='flag-5'>刻蝕</b>設(shè)備<b class='flag-5'>技術(shù)</b>解析

    最全最詳盡的半導(dǎo)體制造技術(shù)資料,涵蓋晶圓工藝到后端封測(cè)

    ——薄膜制作(Layer)、圖形光刻(Pattern)、刻蝕和摻雜,再到測(cè)試封裝,一目了然。 全書共分20章,根據(jù)應(yīng)用于半導(dǎo)體制造的主要技術(shù)分類來安排章節(jié),包括與半導(dǎo)體制造相關(guān)的基礎(chǔ)
    發(fā)表于 04-15 13:52

    半導(dǎo)體薄膜沉積技術(shù)的優(yōu)勢(shì)和應(yīng)用

    半導(dǎo)體制造業(yè)這一精密且日新月異的舞臺(tái)上,每一項(xiàng)技術(shù)都是推動(dòng)行業(yè)躍進(jìn)的關(guān)鍵舞者。其中,原子層沉積(ALD)技術(shù),作為薄膜沉積領(lǐng)域的一顆璀璨明
    的頭像 發(fā)表于 01-24 11:17 ?1494次閱讀

    深入剖析半導(dǎo)體濕法刻蝕過程中殘留物形成的機(jī)理

    半導(dǎo)體濕法刻蝕過程中殘留物的形成,其背后的機(jī)制涵蓋了化學(xué)反應(yīng)、表面交互作用以及側(cè)壁防護(hù)等多個(gè)層面,下面是對(duì)這些機(jī)制的深入剖析: 化學(xué)反應(yīng)層面 1 刻蝕劑與半導(dǎo)體材料的交互:濕法
    的頭像 發(fā)表于 01-08 16:57 ?1244次閱讀

    半導(dǎo)體濕法刻蝕殘留物的原理

    半導(dǎo)體濕法刻蝕殘留物的原理涉及化學(xué)反應(yīng)、表面反應(yīng)、側(cè)壁保護(hù)等多個(gè)方面。 以下是對(duì)半導(dǎo)體濕法刻蝕殘留物原理的詳細(xì)闡述: 化學(xué)反應(yīng) 刻蝕劑與材料
    的頭像 發(fā)表于 01-02 13:49 ?915次閱讀

    【「大話芯片制造」閱讀體驗(yàn)】+ 芯片制造過程和生產(chǎn)工藝

    保留半導(dǎo)體電路圖。這一步驟需要借助液體、氣體或等離子體等物質(zhì),通過濕法刻蝕或干法刻蝕等方法,精確去除選定的多余部分。 薄膜沉積將含有特定分子或原子單元的薄膜材料,通過一系列
    發(fā)表于 12-30 18:15

    半導(dǎo)體濕法和干法刻蝕

    什么是刻蝕?刻蝕是指通過物理或化學(xué)方法對(duì)材料進(jìn)行選擇性的去除,從而實(shí)現(xiàn)設(shè)計(jì)的結(jié)構(gòu)圖形的一種技術(shù)。蝕刻是半導(dǎo)體制造及微納加工工藝中相當(dāng)重要的步驟,自1948年發(fā)明晶體管到現(xiàn)在,在微電子學(xué)
    的頭像 發(fā)表于 12-20 16:03 ?1288次閱讀
    <b class='flag-5'>半導(dǎo)體</b>濕法和干法<b class='flag-5'>刻蝕</b>

    半導(dǎo)體濕法刻蝕設(shè)備加熱器的作用

    其實(shí)在半導(dǎo)體濕法刻蝕整個(gè)設(shè)備中有一個(gè)比較重要部件,或許你是專業(yè)的,第一反應(yīng)就是它。沒錯(cuò),加熱器!但是也有不少剛?cè)胄?,或者了解不深的人好奇?b class='flag-5'>半導(dǎo)體濕法刻蝕設(shè)備加熱器的作用是什么呢? 沒錯(cuò)
    的頭像 發(fā)表于 12-13 14:00 ?1326次閱讀

    一文詳解半導(dǎo)體薄膜沉積工藝

    半導(dǎo)體薄膜沉積工藝是現(xiàn)代微電子技術(shù)的重要組成部分。這些薄膜可以是金屬、絕緣體或半導(dǎo)體材料,它們?cè)谛酒母鱾€(gè)層次中發(fā)揮著不同的作用,如導(dǎo)電、絕
    的頭像 發(fā)表于 10-31 15:57 ?4028次閱讀
    一文詳解<b class='flag-5'>半導(dǎo)體</b>薄膜<b class='flag-5'>沉積</b>工藝

    半導(dǎo)體干法刻蝕技術(shù)解析

    主要介紹幾種常用于工業(yè)制備的刻蝕技術(shù),其中包括離子束刻蝕(IBE)、反應(yīng)離子刻蝕(RIE)、以及后來基于高密度等離子體反應(yīng)離子的電子回旋共振等離子體
    的頭像 發(fā)表于 10-18 15:20 ?2694次閱讀
    <b class='flag-5'>半導(dǎo)體</b>干法<b class='flag-5'>刻蝕</b><b class='flag-5'>技術(shù)</b>解析