前言：

芯片作為現(xiàn)代電子產(chǎn)品的核心部件，一直充當著“大腦”的位置，其技術(shù)含量和資金極度密集，生產(chǎn)線動輒數(shù)十億上百億美金。

芯片制造的完整過程包括：芯片設(shè)計、晶圓制造、封裝、測試等幾個主要環(huán)節(jié)，其中每個環(huán)節(jié)都是技術(shù)和科技的體現(xiàn)。

單從芯片設(shè)計來講，自八十年代EDA（“電子設(shè)計自動化”）技術(shù)誕生以來，設(shè)計大規(guī)模集成電路的難度大大降低，設(shè)計工程師們只需要借助EDA軟件將語言編譯成邏輯電路，之后再進行一段時間的調(diào)試就可以了。但重點是盡管有了EDA也并不代表芯片設(shè)計這件事很容易，芯片設(shè)計仍然是一個集高精尖于一體的復(fù)雜系統(tǒng)工程。

敲黑板，戴眼鏡，既然大家普遍對芯片制造的難度有一定的了解，那這篇文章希望可以讓大家對芯片設(shè)計的難度也有共同的認知。

難點1一架構(gòu)

芯片設(shè)計有很多環(huán)節(jié)，每一個都不可或缺，且都有其各自的難點。如若需要評估整個設(shè)計流程的難度，還需要拆分開來看，按照順序，想要完整設(shè)計出一個芯片的基本架構(gòu)，步驟通常有：

需求分析：

芯片應(yīng)用無處不在，市場需求各異。芯片設(shè)計首先要明確需求，包括市場趨勢、工廠能力、設(shè)計人員等。

前端設(shè)計：

芯片前端設(shè)計主要包括HDL編碼，仿真驗證，STA,邏輯綜合，簡而言之就是從輸入需求到輸出網(wǎng)表的過程。

以上及其他未被列出的前端設(shè)計步驟，均需要designer嚴謹、周密的思維方式；需要對芯片的性能性質(zhì)等有良好的把揮；需要超于常人的精力，絕非一日之功可以達成。

后端設(shè)計：

芯片后端設(shè)計主要包括DFT,布局規(guī)劃，布線，CTS,版圖物理驗證，簡而言之就是從輸入網(wǎng)表到輸出GDSI文件的過程。

必須說明的是，芯片設(shè)計時，均需要考慮許多變量，例如信號干擾、發(fā)熱分布等，而芯片的物理特性，如磁場、信號干擾，在不同制程和不同環(huán)境下有很大不同，且無現(xiàn)成公式套用計算，只能依靠EDA工具不斷試錯、模似和取舍。每一次模擬之后，如果效果不理想，就要重新設(shè)計一次，對團隊的智慧、精力、耐心都是極大考驗。

難點2一流片

在IC設(shè)計領(lǐng)域，流片即指試生產(chǎn)，就是說設(shè)計完電路以后，先生產(chǎn)一部分以供試使用。雖然流片看起來是芯片制造的步躁，但實際屬于芯片設(shè)計.

檢驗流片在芯片設(shè)計到制誥的過程中，是一個不可或缺的步驟。流片技術(shù)上不困難，因為芯片設(shè)計基于現(xiàn)有工藝，除了少量需要芯片設(shè)計企業(yè)指導(dǎo)的生產(chǎn)之外，困難在于錢、錢、錢。在設(shè)計的時發(fā)現(xiàn)某個地方可以法行優(yōu)化，但又怕給芯片帶來不可預(yù)估的后果，若根據(jù)有錯誤的設(shè)計方案若手制造，那么損失難以估量。

流片一次有多貴？先引用CMP（Circuits Multi-Projets,美國一家非營利性多項目晶圓服務(wù)組織）的公開報價吧。

按照這份報價，以業(yè)內(nèi)裸芯（die）面積最小的處理器高通驍龍855為例（尺寸為8.48毫米×8.64毫米，面積為73.27平方毫米），用28納米制程流片一次的標準價格為499,072.5歐元，也就是近400萬元人民幣！

然后，芯片設(shè)計企業(yè)可以拿到什么呢？25個裸芯，平均每個16萬元！

更重要的是，流片根本不是一次性的事??！

芯片設(shè)計的完整性、正確性，需要流片來檢驗。從電路圖到芯片，每個工藝步驟都要可行，電路都要符合性能和功能的要求。試過，就可以批量生產(chǎn)；訓(xùn)試失敗，就要回到設(shè)計階段，找出問題并改進。每一次都需要至少幾百萬元。

難點3一驗證

它不是在設(shè)計完成后再進行的工序，而是貫穿在設(shè)計的每一個環(huán)節(jié)中的重復(fù)性行為，可細分為系統(tǒng)級驗證、硬件邏輯功能驗證、混合信號驗證、軟件功能驗證、物理層驗證、時序驗證等。在驗證過程中如若出現(xiàn)錯誤，需要重復(fù)前面幾步、不斷運代優(yōu)化才能解決，由此也夫定了這項工作的復(fù)雜性。

設(shè)計者需要反復(fù)考慮可能會違到的問題，在保證正確率的情況下高效進行，費用高昂不說，也非常考設(shè)計者的耐心決心與智慧。一方面要對相關(guān)協(xié)議算法有足移了解，根據(jù)架構(gòu)、算法工程師設(shè)定的目標設(shè)計仿真向量；另一方面要對設(shè)計本身足多了解，以提高驗證效率，縮短驗證時間。

難點4-越來越具有挑戰(zhàn)性的設(shè)計需求 首先是隨著芯片使用場景延伸至AI、云計算、智能汽車、5G等領(lǐng)域，芯片的安全性、可靠性變得前所未有的重要，對芯片設(shè)計提出更高、更嚴格的要求。其次是隨著AI、智能汽車等領(lǐng)域快速發(fā)展，帶來專用芯片和適應(yīng)行業(yè)需求的全新架構(gòu)需求，這一全新的課題給芯片設(shè)計帶來更多新的挑戰(zhàn)。

最后是隨著硅基芯片根據(jù)摩爾定律，在兩三年之后將達到1納米的工藝極限，繼續(xù)提升性能、降低功耗的重任更多落在芯片設(shè)計身上，給芯片設(shè)計更大的壓力。此外，制程工藝提升也迫切需要芯片設(shè)計的指導(dǎo)才能實現(xiàn)，也額外增加了壓力。

審核編輯 黃宇