chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

dsp2812有多少個(gè)引腳_引腳定義詳解

小茗技術(shù)員 ? 來(lái)源:網(wǎng)絡(luò)整理 ? 2017-10-19 10:57 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

什么是dsp2812

DSP2812是TI公司新推出的功能強(qiáng)大的TMS320F2812的32位定點(diǎn)DSP,是TMS320LF2407A的升級(jí)版本,最大的特點(diǎn)是速度比TMS320LF2407A有了質(zhì)的飛躍,從最高40M躍升到TMS320F2812的150M,處理數(shù)據(jù)位數(shù)也從16位定點(diǎn)躍升到32位定點(diǎn)。最大的亮點(diǎn)是其擁有EVA、EVB事件管理器和配套的12位16通道的AD數(shù)據(jù)采集,使其對(duì)電機(jī)控制得心應(yīng)手。再加上豐富的外設(shè)接口,如CAN、SCI等,在工控領(lǐng)域占有不少份額。

dsp2812有多少個(gè)引腳

看是那種封裝的,如果是PGF封裝就是176管腳,如果是BGA的封裝就128腳。一般用PGF封裝。

iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

dsp2812引腳定義詳解

iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭
iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭
iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭
iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭
iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭
iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

圖1 主要元件位置示意圖

開(kāi)發(fā)板采用一個(gè)TPS767D301芯片為整個(gè)系統(tǒng)供電,采用一個(gè)LED作為上電指示,添加了手動(dòng)復(fù)位功能,將2812的全部引腳引出,開(kāi)發(fā)板主要元件及其位置如圖1所示。

iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

表1 開(kāi)發(fā)板插接件

P1~P4將2812的全部有用引腳引出,以便用于擴(kuò)展。每個(gè)插接件的第一腳用方形焊盤(pán)表示。下面圖表分別描述了P1~P4的引腳排列及每個(gè)引腳的功能。

iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

圖2 P1的引腳排列

引腳 功能 引腳 功能

1 ADCINA7 2 ADCINA6

3 ADCINA5 4 ADCINA4

5 ADCINA3 6 ADCINA2

7 ADCINA1 8 ADCINA0

9 ADCINB1 10 ADCINA0

11 ADCINB3 12 ADCINB2

13 ADCINB5 14 ADCINB4

15 ADCINB7 16 ADCINB6

17 3.3V_IO 18 GND

19 MDRA 20 XA0

21 MDXA 22 XD0

23 MCLKRA 24 XD1

25 XD2 26 MFSXA

27 MFSRA 28 MCLKXA

29 3.3V_IO 30 XD3

31 GND 32 XD4

33 SPICLKA 34 SPISTEA

35 XD5 36 XD6

37 SPISIMOA 38 SPISOMI

39 XRDn 40 XA1

41 XZCS0AND1n 42 PWM7

43 3.3V_IO 44 GND

表2 P1引腳功能描述
iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

圖3 P2引腳排列

引腳 功能 引腳 功能

1GND 2 3. 3V_IO

3XHOLDAn4T4CTRIP

5XWE6XA3

7CANTA8XZCS2n

9CANRA10SCITB

11SCIRB12PWM1

13PWM214PWM3

15PWM416XD12

17XA1418XA13

19XPLLDISn20XD14

21XA1222XZCS6AND7n

23XA1124XA10

17XD1318PWM5

表四引腳功能描述

iOS11.1 beta3又來(lái)了 每周一次的iOS系統(tǒng)更新何時(shí)到頭

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 開(kāi)發(fā)板
    +關(guān)注

    關(guān)注

    26

    文章

    6215

    瀏覽量

    116066
  • DSP2812
    +關(guān)注

    關(guān)注

    5

    文章

    29

    瀏覽量

    22770
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【瑞薩RA6E2地奇星開(kāi)發(fā)板試用】點(diǎn)亮 WS2812 全彩點(diǎn)陣屏

    和 SPI 方式控制,IO 口模擬時(shí)序會(huì)占用較多 CPU 時(shí)間 這里使用 SPI 控制方式,接口定義如下: 引腳 功能 P207 MOSI(DIN) 通過(guò) SPI 的 MOSI 引腳,可以模擬出 WS
    發(fā)表于 12-27 03:28

    有源晶振引腳定義與區(qū)別

    無(wú)論是4引腳還是6引腳封裝,有源晶振的核心都是一個(gè)集成了振蕩電路與石英晶體的完整振蕩器。 其核心功能一致:只需施加額定電源電壓(通常為3.3V或5V),即可在輸出引腳產(chǎn)生穩(wěn)定、精確的方
    的頭像 發(fā)表于 11-08 15:25 ?2212次閱讀
    有源晶振<b class='flag-5'>引腳</b><b class='flag-5'>定義</b>與區(qū)別

    【瑞薩RA6E2】點(diǎn)亮 WS2812 全彩點(diǎn)陣屏

    和 SPI 方式控制,IO 口模擬時(shí)序會(huì)占用較多 CPU 時(shí)間 這里使用 SPI 控制方式,接口定義如下: 引腳 功能 P207 MOSI(DIN) 通過(guò) SPI 的 MOSI 引腳,可以模擬出 WS
    發(fā)表于 11-05 08:36

    晶振的引腳如何分辨?

    石英晶振的引腳指的是電子元件與電路連接的焊接部位,又稱(chēng)為“腳位”或者“焊盤(pán)”,通常分為無(wú)源晶振和有源晶振兩大類(lèi),不同類(lèi)別的引腳數(shù)量和功能存在差異。一、無(wú)源晶振無(wú)源晶振又稱(chēng)石英晶體諧振器,一般2
    的頭像 發(fā)表于 10-11 14:49 ?1341次閱讀
    晶振的<b class='flag-5'>引腳</b>如何分辨?

    【RA4L1-SENSOR】點(diǎn)亮 WS2812 全彩點(diǎn)陣屏

    和 SPI 方式控制,IO 口模擬時(shí)序會(huì)占用較多 CPU 時(shí)間 這里使用 SPI 控制方式,接口定義如下: 引腳 功能 P211 MOSI(DIN) 通過(guò) SPI 的 MOSI 引腳,可以模擬出 WS
    發(fā)表于 06-09 12:48

    【RA-Eco-RA4M2開(kāi)發(fā)板評(píng)測(cè)】點(diǎn)亮WS2812點(diǎn)陣屏

    和 SPI 方式控制,IO 口模擬時(shí)序會(huì)占用較多 CPU 時(shí)間 這里使用 SPI 控制方式,接口定義如下: 引腳 功能 P109 MOSI(DIN) 通過(guò) SPI 的 MOSI 引腳,可以模擬出 WS
    發(fā)表于 05-07 15:28

    有源晶振四個(gè)引腳是如何分布與定義

    常見(jiàn)的引腳分布規(guī)律 標(biāo)記的引腳作為起始引腳 :許多有源晶振會(huì)在其中一個(gè)引腳上或者靠近該
    的頭像 發(fā)表于 04-10 17:20 ?1506次閱讀
    有源晶振四<b class='flag-5'>個(gè)</b><b class='flag-5'>引腳</b>是如何分布與<b class='flag-5'>定義</b>的

    ADS828的GND引腳個(gè),這三個(gè)引腳的接地是哪個(gè)接數(shù)字地,哪個(gè)接模擬地?

    在貴公司的這款A(yù)D轉(zhuǎn)換芯片ADS828的GND引腳個(gè)(1、16、26)想咨詢(xún)一下這三個(gè)引腳的接地是哪個(gè)接數(shù)字地,哪個(gè)接模擬地,還是不用
    發(fā)表于 02-14 08:27

    將DAC7625與DSP2812相連,DSP主頻設(shè)為了150M,請(qǐng)問(wèn)下DAC7625的轉(zhuǎn)換速率是多少?

    您好!我將DAC7625與DSP2812相連,DSP主頻設(shè)為了150M。請(qǐng)問(wèn)下DAC7625的轉(zhuǎn)換速率是多少?我在數(shù)據(jù)手冊(cè)上沒(méi)有找到!
    發(fā)表于 02-12 06:51

    DSP2812讀寫(xiě)ADS1298R,但是spi一直寫(xiě)不進(jìn)去寄存器,為什么?

    您好,我用DSP2812讀寫(xiě)ADS1298R,但是spi一直寫(xiě)不進(jìn)去寄存器,不知道是為什么?這是我讀寫(xiě)的程序。 void writeREG(Uint16 valu
    發(fā)表于 02-11 07:55

    ths1230與DSP2812之間直接并口連接,進(jìn)行數(shù)據(jù)采集,DSP讀AD的數(shù)據(jù)時(shí)讀信號(hào)的最高頻率小于2MHZ,為什么?

    ;//ADCDATA為定義好的ZONE6區(qū)內(nèi)的一個(gè)地址; } 即使將XINTF的時(shí)鐘頻率設(shè)為最高,讀信號(hào)的頻率也不到2MHZ,所以,我想問(wèn)一下,一般的高速AD與DSP之間通訊,是之間要連接數(shù)據(jù)緩存芯片嗎?還是我的程序
    發(fā)表于 02-11 06:55

    DSP28335中,SPI SOMI引腳是懸空還是怎么處理?

    關(guān)于芯片說(shuō)明中說(shuō)支持SPI通訊,但芯片中只使用了SPICLK、SPISIMO、SPTENA、沒(méi)有SPISOMI,那在DSP28335中,SPISOMI引腳是懸空還是怎么處理? 另外8568電源是5V供電的,DSP的SPI應(yīng)該是
    發(fā)表于 02-10 07:36

    在Frame-sync的傳送方式下,ADS1274數(shù)據(jù)輸出引腳如何與DSP的McBSP接口連接呢?

    我在ADS1274的數(shù)據(jù)手冊(cè)的第38頁(yè)看到圖88中ADS1274的CLK接的是DSP的CLKR引腳,想問(wèn)下在SPI傳送方式下ADS1274的CLK引腳不是時(shí)鐘接收引腳嗎?為什么接的
    發(fā)表于 02-07 06:58

    求助,關(guān)于ths1230時(shí)鐘問(wèn)題求解

    我給DSP2812外擴(kuò)的AD為ths1230,想使用的采樣頻率為12.5MHZ左右,想請(qǐng)問(wèn)一下: 1、ths1230的時(shí)鐘問(wèn)題。本來(lái)想直接用TI的時(shí)鐘芯片,發(fā)現(xiàn)大多都是要通過(guò)編程,而且要加晶振
    發(fā)表于 02-05 07:22