chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時(shí)序分析基本概念介紹——時(shí)序庫Lib,除了這些你還想知道什么?

數(shù)字后端IC芯片設(shè)計(jì) ? 2017-12-15 17:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

今天主要介紹的時(shí)序概念是時(shí)序庫lib,全稱liberty library format(以? lib結(jié)尾),

用于描述物理單元的時(shí)序和功耗信息的重要庫文件。lib庫是最基本的時(shí)序庫,通常文件很大,分為兩個(gè)部分,

第一部分定義了物理單元庫的基本屬性,它包括:

1)單元庫名稱,文件版本,產(chǎn)生日期及單元的PVT環(huán)境等。

2)定義電壓,電流,電容,時(shí)間等基本單位。

3 ) 定義電路傳輸時(shí)間和信號(hào)轉(zhuǎn)換時(shí)間的電壓百分比。

我們來看一個(gè)基本的lib時(shí)序庫:

library(xxx18) { #庫名稱

delay_model : table_lookup; #采用查表延時(shí)模型計(jì)算延時(shí)

revision : 1.0; #庫的版本

date : "Sat Mar 2 15:37:50 2012"; #庫的創(chuàng)建時(shí)間

time_unit : "1ns"; #定義時(shí)間基本單位

voltage_unit : "1V"; #定義電壓基本單位

current_unit : "1uA"; #定義電流基本單位

pulling_resistance_unit : "1kohm"; #定義電阻基本單位

leakage_power_unit : "1pW"; #定義功耗基本單位

capacitive_load_unit (1.0,pf); #定義負(fù)載基本單位

nom_process : 1; #定義時(shí)序庫工藝

nom_temperature : -40; #定義時(shí)序庫溫度

nom_voltage : 0.72; #定義時(shí)序庫電壓

operating_conditions(fast) { #定義互連線模型

process : 1;

temperature : -40;

voltage : 0.72;

tree_type : balanced_tree

}

/* threshold definitions */

slew_lower_threshold_pct_fall : 10.0; #定義信號(hào)轉(zhuǎn)換模型

slew_upper_threshold_pct_fall : 90.0;

slew_lower_threshold_pct_rise : 10.0;

slew_upper_threshold_pct_rise : 90.0;

input_threshold_pct_fall : 50.0; #定義延遲模型

input_threshold_pct_rise : 50.0;

output_threshold_pct_fall : 50.0;

output_threshold_pct_rise : 50.0;

第二部分是每個(gè)單元的具體信息,包括單元的延遲時(shí)間,泄漏功耗,內(nèi)部功耗等。它們以lookup table的形式來表示,這里一個(gè)非常重要的概念就是lookup table,它是一種三維數(shù)據(jù)查找表,整個(gè)lib文件都是通過該種查找方式來得到所需要的信息。例如延遲時(shí)間作為輸出信號(hào)負(fù)載(output load)和輸入信號(hào)轉(zhuǎn)換時(shí)間(input transition)的函數(shù)列表。

我們來看一個(gè)look up table的查找方式:

lu_table_template(delay_template_2x2){

variable_1:total_output_net_capacitance;

variable_2:input_net_transition;

index 1("1000.0,1001.0");

index _2( " 1000.0, 1001.0" ) ;

}

rise_transition (delay_template_2x2) {

index_l( "0.01,0.4532" ) ;

index_2( "0.01,1.2" );

values ("0 .131455 , 0.131036 " , \

"4.19211,4.13413") ;

}

上訴語句定義了一個(gè)名字叫為delay_template_2x2的lookup table,可以理解為一個(gè)模板,有兩個(gè)變量variable_1和variable_2組成。variable_1代表total_output_net_capacitance,variable_2代表input_net_transition。每個(gè)變量是兩個(gè)斷點(diǎn)組成。lookup table的名字是任意的,而變量可以是一個(gè),兩個(gè)或三個(gè),每個(gè)斷點(diǎn)的數(shù)量一般沒有限制。

lookup table的第二部分則描述了具體哪個(gè)功能調(diào)用了上述模板,rise_transition描述的是單元輸出信號(hào)的上升時(shí)間。它調(diào)用的就是由lu_table_template 定義的名為delay_template_2x2的模板。rise_transiton 中 index_1和 index_2是與上升時(shí)間相關(guān)的兩個(gè)變量,如果想知道它們分別代表哪個(gè)一個(gè)變量就需要到delay_template_2x2的模板中查找,這里我們知道index_1代表輸出pin的連線負(fù)載電容,index_2代表輸入信號(hào)transition。

values與index可以表達(dá)為value=f(index_1,index_2)。當(dāng)輸出端線負(fù)載為0. 01,輸入斜率為0. 01時(shí),輸出上升時(shí)間為0.131455。當(dāng)輸出線負(fù)載為0.01,輸人斜率為1 .2時(shí),輸出上升時(shí)間為0.13036。同理,當(dāng)輸出端線負(fù)載為0.4532,輸入斜率分別為0.01和1.2 時(shí),對(duì)應(yīng)另外兩個(gè)上升時(shí)間。如下圖所示:

接著在cell描述部分,我們會(huì)看到以下內(nèi)容:

cell (BUFX1) {

cell_footprint : buf; #定義引腳名稱,進(jìn)行優(yōu)化時(shí)具有相同引腳名稱的單元才可以交換

area : 13.305600; #定義單元面積大小

pin(A) {

direction : input; #定義端口A為輸入端口

capacitance : 0.002357; #定義端口A的電容

}

pin(Y) {

direction : output; #定義端口Y為輸出端口

capacitance : 0.0; #定義端口Y的電容

function : "A"; #定義端口Y是同A的操作

internal_power() { #定義單元內(nèi)部功耗

related_pin : "A"; #定義相關(guān)輸入信號(hào)

rise_power(energy_template_5x5) { #定義端口Y上升所消耗的功耗

index_1 ("0.025, 0.08, 0.3, 0.7, 1.2");

index_2 ("0.00035, 0.021, 0.0385, 0.084, 0.147");

values ( \

"0.013041, 0.010646, 0.010132, 0.008511, 0.006121", \

"0.015728, 0.012869, 0.012227, 0.010567, 0.008178", \

"0.023086, 0.020760, 0.019879, 0.017596, 0.014946", \

文件太長,只截取部分,rise_power的index_1和index_2的內(nèi)容可以在文件前面的lookup table模板中查找得到,該cell的剩余其他時(shí)序和功耗參數(shù)也是類似描述,不一一解釋了。


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)序分析
    +關(guān)注

    關(guān)注

    2

    文章

    128

    瀏覽量

    24152
  • 時(shí)序庫
    +關(guān)注

    關(guān)注

    0

    文章

    1

    瀏覽量

    1805

原文標(biāo)題:時(shí)序分析基本概念介紹——時(shí)序庫Lib

文章出處:【微信號(hào):IC_Physical_Design,微信公眾號(hào):數(shù)字后端IC芯片設(shè)計(jì)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Chroma 80611 電源時(shí)序/安規(guī)綜合分析儀:電器安全與性能的自動(dòng)化驗(yàn)證專家

    (Chroma)的 80611 時(shí)序/安規(guī)綜合分析儀 正是為此類高要求應(yīng)用而設(shè)計(jì)的集成化測(cè)試平臺(tái)。它將時(shí)序分析與安規(guī)測(cè)試(交直流耐壓、絕緣電阻、接地電阻)融為一體,極大地提升了測(cè)試效率
    的頭像 發(fā)表于 11-04 10:25 ?192次閱讀
    Chroma 80611 電源<b class='flag-5'>時(shí)序</b>/安規(guī)綜合<b class='flag-5'>分析</b>儀:電器安全與性能的自動(dòng)化驗(yàn)證專家

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    vivado綜合后時(shí)序為例主要是有兩種原因?qū)е拢?1,太多的邏輯級(jí) 2,太高的扇出 分析時(shí)序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    DDR200T中DDR的使用與時(shí)序介紹

    mask Enabled Input clock period 100MHz Chip Select pin Enabled DDR讀時(shí)序介紹 DDR3讀時(shí)序如下圖,由于傳遞地址到取出數(shù)據(jù)
    發(fā)表于 10-28 07:24

    自動(dòng)駕駛中常提的“時(shí)序”是個(gè)啥?有啥作用?

    [首發(fā)于智駕最前沿微信公眾號(hào)]自動(dòng)駕駛技術(shù)的發(fā)展,不僅依賴于感知算法的精度和決策規(guī)劃的智能,還深深植根于系統(tǒng)內(nèi)部對(duì)“時(shí)序”這一概念的精準(zhǔn)把控。所謂時(shí)序,簡單來講,就是系統(tǒng)在不同模塊之間、不同傳感器
    的頭像 發(fā)表于 07-17 09:07 ?709次閱讀

    歐/美標(biāo)直流充電樁控制時(shí)序講解

    直流充電樁控制時(shí)序
    的頭像 發(fā)表于 06-30 09:22 ?979次閱讀
    歐/美標(biāo)直流充電樁控制<b class='flag-5'>時(shí)序</b>講解

    第十三章 通訊的基本概念

    本章介紹通訊基本概念,包括串行/并行、全雙工/半雙工/單工、同步/異步通訊,還提及通訊速率中比特率與波特率的概念。
    的頭像 發(fā)表于 05-22 17:29 ?1734次閱讀
    第十三章 通訊的<b class='flag-5'>基本概念</b>

    Pico示波器在電源時(shí)序測(cè)試中的應(yīng)用

    在航天電子系統(tǒng)研發(fā)中,電源模塊時(shí)序一致性是保障設(shè)備穩(wěn)定運(yùn)行的核心指標(biāo)。
    的頭像 發(fā)表于 05-15 15:55 ?701次閱讀
    Pico示波器在電源<b class='flag-5'>時(shí)序</b>測(cè)試中的應(yīng)用

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_gro
    的頭像 發(fā)表于 04-23 09:50 ?958次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    TDengine 發(fā)布時(shí)序數(shù)據(jù)分析 AI 智能體 TDgpt,核心代碼開源

    組成部分,標(biāo)志著時(shí)序數(shù)據(jù)庫在原生集成 AI 能力方面邁出了關(guān)鍵一步。 TDgpt 是內(nèi)嵌于 TDengine 中的時(shí)序數(shù)據(jù)分析 AI 智能體,具備時(shí)序數(shù)據(jù)預(yù)測(cè)、異常檢測(cè)、數(shù)據(jù)補(bǔ)全、分類等多項(xiàng)智能
    的頭像 發(fā)表于 03-27 10:30 ?548次閱讀
    TDengine 發(fā)布<b class='flag-5'>時(shí)序數(shù)據(jù)分析</b> AI 智能體 TDgpt,核心代碼開源

    數(shù)字電路—22、時(shí)序邏輯電路

    時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示,這些表示方法在本質(zhì)上是相同的,可以互相轉(zhuǎn)換
    發(fā)表于 03-26 15:03

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發(fā)表于 03-24 09:44 ?4368次閱讀
    一文詳解Vivado<b class='flag-5'>時(shí)序</b>約束

    AXI握手時(shí)序優(yōu)化—pipeline緩沖器

    skid buffer(pipeline緩沖器)介紹 ??解決ready/valid兩路握手的時(shí)序困難,使路徑流水線化。 ??只關(guān)心valid時(shí)序參考這篇寫得很好的博客鏈接:?握手協(xié)議(pvld
    的頭像 發(fā)表于 03-08 17:10 ?952次閱讀
    AXI握手<b class='flag-5'>時(shí)序</b>優(yōu)化—pipeline緩沖器

    集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析介紹

    本文介紹了集成電路設(shè)計(jì)中靜態(tài)時(shí)序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢(shì)和局限性。
    的頭像 發(fā)表于 02-19 09:46 ?1279次閱讀

    請(qǐng)教ADS1292時(shí)序問題

    ,有時(shí)候卻不能,讀出來是0.程序沒改情況下出現(xiàn)這種情況,是什么原因造成的呢?是我的時(shí)序有問題,還是干擾問題,我下載到開發(fā)板上,離開軟件調(diào)試,發(fā)現(xiàn)也是不穩(wěn)定。而且我的SCLK要很低才能讀出數(shù)據(jù),16分頻以上了,SCLK是512MHz,希望能幫我分析
    發(fā)表于 01-20 09:01

    電源時(shí)序器3.0:數(shù)字化與網(wǎng)絡(luò)化的融合

    在技術(shù)飛速發(fā)展的今天,電源時(shí)序器已經(jīng)不再是簡單的排插、時(shí)序開關(guān),而是成為了一個(gè)高度集成化、智能化的電源管理方案。隨著電源時(shí)序器的發(fā)展,我們見證了從1.0到3.0時(shí)代的演變,每一次的升級(jí)都帶來了革新
    的頭像 發(fā)表于 12-20 09:32 ?1120次閱讀
    電源<b class='flag-5'>時(shí)序</b>器3.0:數(shù)字化與網(wǎng)絡(luò)化的融合