chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

STI隔離工藝的制造過程

Semi Connect ? 來源:Semi Connect ? 2024-11-01 13:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

STI 隔離工藝是指利用氧化硅填充溝槽,在器件有源區(qū)之間嵌入很厚的氧化物,從而形成器件之間的隔離。利用STI 隔離工藝可以改善寄生場(chǎng)效應(yīng)晶體管和閂鎖效應(yīng)。

1)清洗。將晶圓放入清洗槽中清洗,得到清潔的表面。

2) STI熱氧化。利用爐管熱氧化生長一層厚度約100A的二氧化硅薄膜,同時(shí)修復(fù)AA刻蝕時(shí)對(duì)溝槽邊緣表面的損傷,并使STI 底部溝槽的拐角圓一些,減小接觸面。二氧化硅薄膜可以作為后續(xù) HDP CVD工序的緩沖,因?yàn)镠DP CVD 工藝是在淀積的同時(shí)也進(jìn)行濺射刻蝕,該層二氧化硅薄膜可以保護(hù)襯底硅。圖4-151所示為STI 爐管生熱氧化生長 SiO2層的剖面圖。

3)淀積厚的SiO2層。利用 HDPCVD 淀積一層很厚的的SiO2層,厚度約4500~5500A。因?yàn)镠DP CVD是用高密度的離子電漿轟擊濺射刻蝕,防止CVD填充時(shí)洞口過早封閉和產(chǎn)生空洞現(xiàn)象,所以HDP CVD 的臺(tái)階覆蓋率非常好,它可以有效地填充STI的空隙。圖4-152所示為淀積厚的 SiO2層的剖面圖。

4)RTA快速熱退火。通過RTA快速熱退火修復(fù)HDP CVD對(duì)襯底的損傷,因?yàn)镠DPCVD 工藝中的濺射刻蝕會(huì)損傷襯底硅。

5) AR(Active Area Reverse)光刻處理。通過微影技術(shù)將 AR 掩膜版上的圖形轉(zhuǎn)移到晶圓上,形成 AR 的光刻膠圖案,非AR 區(qū)域上保留光刻膠。利用AA層版圖進(jìn)行邏輯運(yùn)算,得到AR掩膜版。AA作為AR 光刻曝光對(duì)準(zhǔn)。圖4-153 所示為 AR 光刻的剖面圖,圖4-154所示為AR顯影的剖面圖。

6)測(cè)量AR套刻,收集曝光之后的AR與第零層的套刻數(shù)據(jù)。

7)檢查顯影后曝光的圖形。

8)AR 刻蝕。利用干法蝕刻去除大塊 AA 區(qū)域上的氧化硅,刻蝕最終停在Si3N4上。AR刻蝕的目的是通過干法刻蝕去除大塊AA 區(qū)域上的大塊氧化硅,留下小塊的氧化硅,這樣有助于后續(xù)STI CMP工藝完全去除表面凹凸不平的氧化物,得到更平整均勻的表面,同時(shí)也可以防止因?yàn)榇髩K AA上的氧化硅應(yīng)力過大而在STI CMP工藝時(shí)損傷AA。圖4-155所示為AR刻蝕的剖面圖。

9)去光刻膠。利用干法刻蝕和濕法刻蝕去除光刻膠。圖4-156 所示為去除光刻膠的剖面圖。

10)STI CMP。通過CMP進(jìn)行STI全局平坦化。Si3N4作為STI CMP 的停止層,考慮到工藝的裕量,要把 Si3N4上的氧化物完全清除,防止氧化物覆蓋在Si3N4上影響后續(xù)步驟Si3N4的刻蝕。當(dāng)終點(diǎn)偵測(cè)器偵測(cè)到Si3N4的信號(hào)時(shí)還需要再研磨一段時(shí)間,但Si3N4的硬度較大,所以氧化硅研磨速率會(huì)更快,所以 STI 區(qū)域的氧化硅會(huì)比Si3N4區(qū)域低一點(diǎn)。圖4-157所示為STI平坦化的剖面圖。

11)清洗。利用酸槽清洗晶圓,得到清潔的表面。因?yàn)镾TI CMP 是用化學(xué)機(jī)械的方法,會(huì)產(chǎn)生的顆粒很多,所以要清洗。

12)濕法刻蝕去除Si3N4。利用180°C濃度91.5%的H3PO4與Si3N4反應(yīng)去除晶圓上的Si3N4,刻蝕停在氧化硅上。因?yàn)闊酘3PO4與Si3N4對(duì)氧化物的刻蝕率非常低,另外如果STI CMP沒有把Si3N4上的氧化物完全清除,會(huì)有殘留的氧化物覆蓋在Si3N4上,最終導(dǎo)致這一步工藝也不能完全清除Si3N4。圖4-158 所示為去除Si3N4的剖面圖。

13)濕法刻蝕去除前置氧化層。濕法刻蝕用一定比例的HF、NH4F 和H2O去除前置氧化層。因經(jīng)過上面一系列的工藝,襯底硅的表面會(huì)有很多損傷,前置氧化層損傷也很嚴(yán)重,因此要去掉前置氧化層后生長一層氧化硅來改善這些損傷。圖4-159所示為去除前置氧化層的剖面圖。

6d5e40dc-9801-11ef-a511-92fbcf53809c.png

6d7bcd00-9801-11ef-a511-92fbcf53809c.png

6d9b9716-9801-11ef-a511-92fbcf53809c.png

6db43898-9801-11ef-a511-92fbcf53809c.png

6dd24324-9801-11ef-a511-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    53

    文章

    5165

    瀏覽量

    129805
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    684

    瀏覽量

    29455
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    10020

    瀏覽量

    141722

原文標(biāo)題:STI 隔離工藝-----《集成電路制造工藝與工程應(yīng)用》 溫德通 編著

文章出處:【微信號(hào):Semi Connect,微信公眾號(hào):Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    芯片制造中的淺溝道隔離工藝技術(shù)

    淺溝道隔離STI)是芯片制造中的關(guān)鍵工藝技術(shù),用于在半導(dǎo)體器件中形成電學(xué)隔離區(qū)域,防止相鄰晶體管之間的電流干擾。本文簡單介紹淺溝道
    的頭像 發(fā)表于 03-03 10:00 ?1632次閱讀
    芯片<b class='flag-5'>制造</b>中的淺溝道<b class='flag-5'>隔離工藝</b>技術(shù)

    【「大話芯片制造」閱讀體驗(yàn)】+芯片制造過程工藝面面觀

    第二章對(duì)芯片制造過程有詳細(xì)介紹,通過這張能對(duì)芯片制造過程有個(gè)全面的了解 首先分為前道工序和后道工序 前道工序也稱擴(kuò)散工藝,占80
    發(fā)表于 12-16 23:35

    【「大話芯片制造」閱讀體驗(yàn)】+ 芯片制造過程和生產(chǎn)工藝

    今天閱讀了最感興趣的部分——芯片制造過程章節(jié),可以用下圖概括: 芯片的制造工序可分為前道工序和后道工序。前道工序占整個(gè)芯片制造80%的工作量,由數(shù)百道
    發(fā)表于 12-30 18:15

    淺談晶圓制造工藝過程

    晶圓制造總的工藝流程 芯片的制造過程可概分為晶圓處理工序(Wafer Fabrication)、晶圓針測(cè)工序(Wafer Probe)、構(gòu)裝工序(Packaging)、測(cè)試工序(Ini
    發(fā)表于 04-16 11:27 ?1.5w次閱讀

    集成電路的器件隔離 Device Isolation

    集成電路制造需要某種隔離工藝將單個(gè)器件隔離開來。因?yàn)榘雽?dǎo)體集成電路是在同一塊半導(dǎo)體硅片上,通過平面工藝技術(shù)制造許多元件和器件(如電阻、電容、
    的頭像 發(fā)表于 05-06 09:00 ?7761次閱讀
    集成電路的器件<b class='flag-5'>隔離</b> Device Isolation

    7B32:隔離工藝電流輸入數(shù)據(jù)表

    7B32:隔離工藝電流輸入數(shù)據(jù)表
    發(fā)表于 04-20 14:11 ?0次下載
    7B32:<b class='flag-5'>隔離工藝</b>電流輸入數(shù)據(jù)表

    7B35:隔離工藝電流輸入數(shù)據(jù)表

    7B35:隔離工藝電流輸入數(shù)據(jù)表
    發(fā)表于 04-20 18:11 ?1次下載
    7B35:<b class='flag-5'>隔離工藝</b>電流輸入數(shù)據(jù)表

    7B39:隔離工藝電流輸出數(shù)據(jù)表

    7B39:隔離工藝電流輸出數(shù)據(jù)表
    發(fā)表于 04-25 18:14 ?0次下載
    7B39:<b class='flag-5'>隔離工藝</b>電流輸出數(shù)據(jù)表

    3B39:隔離工藝電流輸出數(shù)據(jù)表

    3B39:隔離工藝電流輸出數(shù)據(jù)表
    發(fā)表于 05-25 12:52 ?2次下載
    3B39:<b class='flag-5'>隔離工藝</b>電流輸出數(shù)據(jù)表

    加熱工藝發(fā)展趨勢(shì)

    RTCVD過程可以用來沉積多晶硅、氮化硅和二氧化硅,例如在淺溝槽隔離工藝中使用CVD氧化硅填充溝槽。
    的頭像 發(fā)表于 11-08 09:52 ?1213次閱讀

    模塊工藝——隔離工藝(Isolation)

    最早的隔離技術(shù)是 pn 結(jié)隔離,因?yàn)榧由戏聪蚱珘?,pn結(jié)就能起到很好的天然隔離作用。但是,由于其需要較寬的耗盡層,面積占比和電容均較大,響應(yīng)速度慢,不適用于集成電路的隔離。
    的頭像 發(fā)表于 11-15 10:23 ?8195次閱讀

    堆疊式DRAM單元STI和阱區(qū)形成工藝介紹

    在下面的圖中較為詳細(xì)的顯示了堆疊式DRAM單元STI和阱區(qū)形成工藝。下圖(a)為AA層版圖,虛線表示橫截面位置。
    的頭像 發(fā)表于 09-04 09:32 ?4244次閱讀
    堆疊式DRAM單元<b class='flag-5'>STI</b>和阱區(qū)形成<b class='flag-5'>工藝</b>介紹

    半導(dǎo)體制造工藝 - 晶圓制造過程

    芯片制造是當(dāng)今世界最為復(fù)雜的工藝過程。這是一個(gè)由眾多頂尖企業(yè)共同完成的一個(gè)復(fù)雜過程。本文努力將這一工藝
    發(fā)表于 03-29 11:25 ?4967次閱讀
    半導(dǎo)體<b class='flag-5'>制造</b><b class='flag-5'>工藝</b> - 晶圓<b class='flag-5'>制造</b>的<b class='flag-5'>過程</b>

    雙阱工藝制造過程

    與亞微米工藝類似,雙阱工藝是指形成NW和PW的工藝,NMOS 是制造在PW里的,PMOS是制造在NW里的。它的目的是形成PN 結(jié)
    的頭像 發(fā)表于 11-04 15:31 ?1620次閱讀
    雙阱<b class='flag-5'>工藝</b>的<b class='flag-5'>制造</b><b class='flag-5'>過程</b>

    芯片制造中的二氧化硅介紹

    二氧化硅是芯片制造中最基礎(chǔ)且關(guān)鍵的絕緣材料。本文介紹其常見沉積方法與應(yīng)用場(chǎng)景,解析SiO?在柵極氧化、側(cè)墻注入、STI隔離等核心工藝中的重要作用。
    的頭像 發(fā)表于 04-10 14:36 ?1167次閱讀
    芯片<b class='flag-5'>制造</b>中的二氧化硅介紹