文章來源：Semika

原文作者：Semika

本文介紹了半導(dǎo)體工藝及設(shè)備中的封裝工藝和設(shè)備。

晶圓大多是非常脆的硅基材料，直接拿取是非常容易脆斷的，所以必須封裝起來，并且把線路與外部設(shè)備連接，才能出廠。本文詳述芯片的封裝工藝和相關(guān)的設(shè)備。

封裝聽起來似乎就是包裝，好像比較簡單。封裝與蝕刻和沉積相比，在一定程度上是要簡單一點，但封裝同樣是一個高科技的行業(yè)。

封裝技術(shù)的發(fā)展

芯片封裝被分傳統(tǒng)封裝和先進(jìn)封裝。

傳統(tǒng)封裝的目的是將切割好的芯片進(jìn)行固定、引線和封閉保護(hù)。但隨著半導(dǎo)體技術(shù)的快速發(fā)展，芯片厚度減小、尺寸增大，及其對封裝集成敏感度的提高，基板線寬距和厚度的減小，互聯(lián)高度和中心距的減小，引腳中心距的減小，封裝體結(jié)構(gòu)的復(fù)雜度和集成度提高，以及最終封裝體的小型化發(fā)展、功能的提升和系統(tǒng)化程度的提高。越來越多超越傳統(tǒng)封裝理念的先進(jìn)封裝技術(shù)被提出。先進(jìn)封裝(Advanced Packaging)是本文討論的重點。

我們先了解一下傳統(tǒng)封裝，這有利于更好地理解先進(jìn)封裝。傳統(tǒng)封裝技術(shù)發(fā)展又可細(xì)分為三階段。

階段一（1980 以前）：通孔插裝（Through Hole，TH）時代

其特點是插孔安裝到 PCB 上，引腳數(shù)小于 64，節(jié)距固定，最大安裝密度 10 引腳/cm2，以金屬圓形封裝（TO）和雙列直插封裝（DIP）為代表；

階段二（1980-1990）：表面貼裝（Surface Mount，SMT）時代

其特點是引線代替針腳，引線為翼形或丁形，兩邊或四邊引出，節(jié)距 1.27-0.44mm，適合 3-300 條引線，安裝密度 10-50 引腳/cm2，以小外形封裝（SOP）和四邊引腳扁平封裝（QFP）為代表；

階段三（1990-2000）：面積陣列封裝時代

在單一芯片工藝上，以焊球陣列封裝（BGA）和芯片尺寸封裝（CSP）為代表，采用“焊球”代替“引腳”，且芯片與系統(tǒng)之間連接距離大大縮短。在模式演變上，以多芯片組件（MCM）為代表，實現(xiàn)將多芯片在高密度多層互聯(lián)基板上，用表面貼裝技術(shù)組裝成多樣電子組件、子系統(tǒng)。

自20世紀(jì)90年代中期開始，基于系統(tǒng)產(chǎn)品不斷多功能化的需求，同時也由于芯片尺寸封裝（CSP）封裝、積層式多層基板技術(shù)的引進(jìn)，集成電路封測產(chǎn)業(yè)邁入三維疊層封裝（3D）時代。這個發(fā)展階段，先進(jìn)封裝應(yīng)運而生。

先進(jìn)封裝具體特征表現(xiàn)為：

（1）封裝元件概念演變?yōu)榉庋b系統(tǒng)；

（2）單芯片向多芯片發(fā)展；

（3）平面封裝（MCM）向立體封裝（3D）發(fā)展；

（4）倒裝連接、TSV硅通孔連接成為主要鍵合方式。

先進(jìn)封裝優(yōu)勢

先進(jìn)封裝提高加工效率，提高設(shè)計效率，減少設(shè)計成本。先進(jìn)封裝工藝技術(shù)主要包括倒裝類（FlipChip,Bumping），晶圓級封裝（WLCSP，F(xiàn)OWLP，PLP），2.5D封裝（Interposer）和3D封裝（TSV）等。以晶圓級封裝為例，產(chǎn)品生產(chǎn)以圓片形式批量生產(chǎn)，可以利用現(xiàn)有的晶圓制備設(shè)備，封裝設(shè)計可以與芯片設(shè)計一次進(jìn)行。這將縮短設(shè)計和生產(chǎn)周期，降低成本。

先進(jìn)封裝以更高效率、更低成本、更好性能為驅(qū)動。先進(jìn)封裝技術(shù)上通過以點帶線的方式實現(xiàn)電氣互聯(lián)，實現(xiàn)更高密度的集成，大大減小了對面積的浪費。

SiP技術(shù)及PoP技術(shù)奠定了先進(jìn)封裝時代的開局，如Flip-Chip（倒裝芯片）， WaferLevelPackaging（WLP，晶圓級封裝），2.5D封裝以及3D封裝技術(shù)，ThroughSiliconVia（硅通孔，TSV）等技術(shù)的出現(xiàn)進(jìn)一步縮小芯片間的連接距離，提高元器件的反應(yīng)速度，未來將繼續(xù)推進(jìn)著先進(jìn)封裝的進(jìn)步。

所有這些先進(jìn)封裝技術(shù)，被集中起來發(fā)展成為了3D封裝。3D封裝會綜合使用倒裝、晶圓級封裝以及 POP/Sip/TSV 等立體式封裝技術(shù)，其發(fā)展共劃分為三個階段：

第一階段：采用引線和倒裝芯片鍵合技術(shù)堆疊芯片；

第二階段：采用封裝體堆疊（POP）；

第三階段：采用硅通孔技術(shù)實現(xiàn)芯片堆疊。

3D封裝可以通過兩種方式實現(xiàn)：封裝內(nèi)的裸片堆疊和封裝堆疊。封裝堆疊又可分為封裝內(nèi)的封裝堆疊和封裝間的封裝堆疊。

最后，我們列舉一下這些主要的先進(jìn)封裝技術(shù)：

★ 倒裝（FC-FlipChip）

★ 晶圓級封裝（WLP-Wafer level package）

★ 2.5D封裝

★ (POP/Sip/TSV)等3D立體式封裝技術(shù)

★ 3D封裝技術(shù)

封裝的級別

電子封裝的工程被分成六個級別：

層次1（裸芯片）

它是特指半導(dǎo)體集成電路元件（IC芯片）的封裝，芯片由半導(dǎo)體廠商生產(chǎn)，分為兩類，一類是系列標(biāo)準(zhǔn)芯片，另一類是針對系統(tǒng)用戶特殊要求的專用芯片，即未加封裝的裸芯片（電極的制作、引線的連接等均在硅片之上完成）。

層次2（封裝后的芯片即集成塊）

分為單芯片封裝和多芯片封裝兩大類。前者是對單個裸芯片進(jìn)行封裝，后者是將多個裸芯片裝載在多層基板（陶瓷或有機(jī)材料）上進(jìn)行氣密閉封裝構(gòu)成MCM。

層次3（板或卡）

它是指構(gòu)成板或卡的裝配工序。將多個完成層次2的單芯片封裝在PCB板等多層基板上，基板周邊設(shè)有插接端子，用于與母板及其它板或卡的電氣連接。

層次4（單元組件）

將多個完成層次3的板或卡，通過其上的插接端子搭載在稱為母板的大型PCB板上，構(gòu)成單元組件。

層次5（框架件）

它是將多個單元構(gòu)成（框）架，單元與單元之間用布線或電纜相連接。

層次6（總裝、整機(jī)或系統(tǒng)）

它是將多個架并排，架與架之間由布線或電纜相連接，由此構(gòu)成大型電子設(shè)備或電子系統(tǒng)。

先進(jìn)封裝的主要設(shè)備

了解了封裝的工藝，再來看看有哪些實際的操作要做，所需的設(shè)備就明確了。這里按工藝步驟列舉一些：

裸片堆疊。需要晶圓級疊片機(jī)。這是一個對可靠性要求極高的設(shè)備，因為線路完成后的晶圓很昂貴，而且非常易碎，更重要的對疊片的精度要求更高。目前還沒有國產(chǎn)量產(chǎn)的設(shè)備。

晶圓切割。將Wafer切割成單個芯片。常見有切割機(jī)（Saw鋸切）、劃片機(jī)、激光切割機(jī)等。

芯片堆疊。這個設(shè)備的難度在于精度和速度。目前國內(nèi)有多家廠商在研發(fā)這類設(shè)備，主要還是速度（產(chǎn)能）方面的差距。

封裝級光刻蝕刻。這是光刻技術(shù)練兵的場所，這里的光刻精度是微米級的，精度高一點的也達(dá)到了0.1微米。

貼片（把芯片放在基板上）。這一過程需要用到點膠機(jī)，貼片機(jī)/固晶機(jī)/鍵合機(jī)等主要設(shè)備，還要用到印刷機(jī)，植球機(jī)，回熔焊，固化設(shè)備，壓合設(shè)備，清洗設(shè)備等。

引線鍵合。主要有Wire bound和Die Bound兩類設(shè)備。

置散熱片、散熱膠、外殼。這一過程也要用到點膠，灌膠，植片機(jī)/固晶機(jī)/貼片機(jī)，壓壓合設(shè)備，清洗設(shè)備等主要設(shè)備。

檢驗。包括檢驗、測試和分選。

封裝所涉及設(shè)備比較多，在此先列舉這么多。以下流程圖可供參考

下面我們針對其中部分常見設(shè)備，介紹其原理和結(jié)構(gòu)。

1、清洗機(jī)

這些設(shè)備中，清洗機(jī)聽起來相對簡單，但清洗機(jī)也絕對不是那么的簡單。

清洗的優(yōu)劣，決定著產(chǎn)品的良率，性能及可靠性。有時更決定著工藝過程的成敗。

接觸芯片的零件的清洗，對塵埃、油污的要求，都是絕對嚴(yán)苛的，有的還要對零件表面的揮發(fā)氣體進(jìn)行測量，對表面對不同物質(zhì)的親合性進(jìn)行測量。而要達(dá)到這些要求，對清洗工藝的要求也往往非常復(fù)雜。一條清洗線也動輒十幾道 ，幾十道工藝過程，對零件進(jìn)行物理的、化學(xué)的、生物級別的清洗與干燥。

2、涂膠設(shè)備

封裝階段的膠水，作用一是把IC的不同部分粘結(jié)起來，作用二是把IC各個部分之間的間隙填充起來，作用三是把IC包裹保護(hù)起來。這也就基本形成了三個類別，一是點膠，二是填充，三是塑封（Moding）。

這些工藝過程，聽起來比較簡單，很容易理解。事實也確實如此。只是對膠量的控制，均勻性有很高的要求。膠水的壓力，出膠口的形狀，溫度，運動的平穩(wěn)性，設(shè)備的振動，空氣流動等，每一個環(huán)節(jié)都要精確控制。

涂膠的工藝的特性主要的還是決定于膠水的特性。在這里我們只談設(shè)備，不談耗材。

3、刻蝕光刻機(jī)

我們常聽說的那些高大尚的光刻機(jī)，是指晶圓級別上用來刻蝕芯片電路的。封裝過程也要用到光刻機(jī)，需要制作用于定位和精確定位芯片的封裝模板。光刻機(jī)可以用于制作這些封裝模板的微米級圖案。光刻機(jī)通過曝光光刻膠和進(jìn)行顯影的過程，將圖案精確地轉(zhuǎn)移到封裝模板上。封裝過程所用光刻機(jī)線寬要求比較低，一般500nm的都能用了。

4、芯片鍵合機(jī)

芯片鍵合機(jī)，是把芯片與基板連接在一起的設(shè)備，有兩種主要的方式，Wire Bond和Die Bond。Wire Bond設(shè)備通常被稱作綁線機(jī)，綁線機(jī)是用金屬引線把IC上的引腳與基板（Substrate）的引腳進(jìn)行連接的設(shè)備。這個工藝中使用的金屬細(xì)線通常只有幾十微米，一根一根把金屬絲熔融在引腳上。這個過程在引腳多的芯片上就很耗時。

Die Bond設(shè)備有時被稱作貼片機(jī)或固晶機(jī)機(jī)。Die Bond是近些年才發(fā)展起來的技術(shù)，是通過金屬球陣列來進(jìn)行連接，就是常說的BGA技術(shù)（Ball Grid Array）。Die Bond的連接方式效率更高，一次性可以連接所有引腳，所以生產(chǎn)數(shù)百數(shù)千引腳的芯片也很方便。還有就是Die Bond封裝更加緊湊，所以Die Bond是未來芯片鍵合的主要方式。

5、貼片機(jī)

貼片機(jī)是一種高度復(fù)雜且精密的機(jī)器，其工作原理可以追溯到微電子組件制造的核心。這些機(jī)器使用先進(jìn)的視覺系統(tǒng)，如光學(xué)傳感器和高分辨率攝像頭，以檢測和定位微小的電子元件。這種視覺系統(tǒng)能夠在納米級別準(zhǔn)確度下進(jìn)行操作，確保元件的精確定位。

貼片通常是指表面貼裝技術(shù)，是一種將無引腳或短引線表面組裝元器件（簡稱SMC/SMD，中文稱片狀元器件）安裝在印制電路板（Printed Circuit Board，PCB）的表面或其它基板的表面上，通過再流焊或浸焊等方法加以焊接組裝的電路裝連技術(shù)。

除此之外，貼片還指應(yīng)用于裸芯片（Die）的貼裝技術(shù)，是指將晶圓片上沒有封裝或保護(hù)層的晶片（裸芯片）貼裝到基板上的過程。這些芯片通常由硅等材料制成，并通過刻蝕、沉積、光刻等工藝加工而成。

裸芯片貼裝是一種高精度、高技術(shù)含量的制造過程，在貼片過程中，由于裸芯片缺乏封裝保護(hù)，對裸芯片的測試和組裝要求更高，需要專門的貼片機(jī)設(shè)備和技術(shù)來確保其可靠性和穩(wěn)定性。裸芯片貼裝技術(shù)常用于高性能計算、光通信、存儲和其他應(yīng)用領(lǐng)域，其中需要更高的處理能力和集成度。