CMOS 工藝平臺(tái)的金屬方塊電阻的測(cè)試結(jié)構(gòu)包含該平臺(tái)的所有金屬層，例如如果該平臺(tái)使用五層金屬層，那么金屬方塊電阻的測(cè)試結(jié)構(gòu)就有第一層金屬（M1）方塊電阻、第二層金屬（M2）方塊電阻、第三層金屬（M3）方塊電阻、第四層金屬（M4）方塊電阻和第五層金屬（M5）方塊電阻（也稱頂層金屬）。這節(jié)內(nèi)容僅僅以后段AI 制程工藝的第一層金屬方塊電阻為例。

圖5-58所示為M1方塊電阻的版圖。M1方塊電阻的版圖是蛇形的兩端器件，設(shè)計(jì)成蛇形的目的是盡量增加 M1金屬電阻線的長(zhǎng)度，得到更多數(shù)目的MI方塊電阻的整體阻值，對(duì)測(cè)試結(jié)果平均化后，可以減小兩端接觸電阻對(duì)單個(gè) M1 方塊電阻的影響。

圖5-59所示為M1方塊電阻的剖面圖和電路連接圖。M1方塊電阻是兩端器件，它們分別連到 PAD_P1 和PAD_P2。WAT測(cè)試機(jī)器通過這兩個(gè)端口把電壓激勵(lì)信號(hào)加載在電阻的兩端，從而測(cè)得所需的電性特性參數(shù)數(shù)據(jù)。

M1 方塊電阻的 WAT參數(shù)是Rs_M1。

圖5-60所示為測(cè)量M1方塊電阻的示意圖。測(cè)量M1方塊電阻的基本原理是在電阻的一端加載電壓 DC電壓1V，另一端接地，從而測(cè)得電流Id，Rs_PW =（1/Id） （L/W），W和L分別是M1方塊電阻的寬度和長(zhǎng)度。

影響金屬方塊電阻的因素包括以下幾方面：

1） M1 刻蝕尺寸異常；

2）淀積金屬層的厚度異常。