chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

高密度Interposer封裝設計的SI分析

半導體芯科技SiSC ? 來源:半導體芯科技SiSC ? 作者:半導體芯科技SiS ? 2024-12-10 10:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原創(chuàng) StrivingJallan 芯片SIPI設計

為了克服硅中間層技術(shù)的尺寸限制,并實現(xiàn)更好的處理器和存儲器集成,開發(fā)了一種基于硅interposer的新型2.5D SiP,如圖所示。多個芯片集成在一個接口層(interposer)上,用高密度、薄互連連接,這種高密度的信號,再加上硅interposer設計,需要仔細的設計和徹底的時序分析。

wKgZO2dXqYeABQOGAAA4WHdofQo164.jpg

對于需要在處理器和大容量存儲器單元之間進行高速數(shù)據(jù)傳輸?shù)母叨藘?nèi)存密集型應用程序來說,走線寬度和長度是一個主要挑戰(zhàn)。HBM以更小的外形實現(xiàn)更高的帶寬,同時使用更少的功耗,interposer技術(shù)最適合峰值帶寬、每瓦帶寬和每區(qū)域容量是有價值指標的應用,例如圖形應用處理器單元(gpu)、高性能計算、服務器、網(wǎng)絡和客戶端應用。

下圖為Si interposer設計側(cè)視圖:兩個芯片并排放置,通過金屬層走線連接。硅interposer用于建立具有高密度凸點的die to die連接。其他連接則通過interposer直接連接到IC封裝基板。給出了芯片RDL在集成電路設計環(huán)境中的布局,以及封裝設計環(huán)境中芯片RDL在封裝頂部的布局。

wKgZPGdXqYiAdYcQAABD6UcMZXc424.jpg

為了獲得良好的SI性能,系統(tǒng)封裝必須具有低傳輸損耗和短信號路徑達到所要求的電氣規(guī)格,由于高密度互連路由,interposer集成導致新的電氣挑戰(zhàn)??偣牡慕档鸵笤诒M可能低的電壓和最高可靠的頻率下運行。這導致需要將電感與位于晶體管上的decap,以保持電壓,獨立于正在執(zhí)行的操作,并降低接地電阻。由于必須在一個封裝中平衡多種要求,例如降低電壓,增加晶體管數(shù)量,以及模擬和混合信號設計,因此提出了新的挑戰(zhàn)。

下圖顯示了帶有邏輯和存儲芯片的interposer層的示意圖,兩個DIE并排組裝,使用細銅線來進行DIE to DIE連接。

wKgZO2dXqYiAQ3KUAAB0OeQw2n8819.jpg

整個存儲系統(tǒng)使用硅interposer集成到封裝中,如下圖所示,interposer尺寸為30mm × 25mm。中間層頂部附有20mm × 24mm的高性能處理器芯片。完全集成的內(nèi)存系統(tǒng)包括四層HBM內(nèi)存,帶寬為512GB/s。處理器和HBM都使用micro bump連接到interposer上。interposer通過傳統(tǒng)的倒裝芯片bump安裝在基板上,處理器有189000個micro bumps,中間處理器有34000多個倒裝芯片bump。四個DIE以2.5mm的間隙并排放置。線寬為2μm實現(xiàn)了die to die連接,為了提高布局的性能,處理器DIE被分成六個具有相同數(shù)量bump的DIE,從D1到D6,如下圖所示。

wKgZPGdXqYiALTCsAAA0gGh9mFQ041.jpg

下圖顯示了回波損耗和插入損耗,左圖顯示回波損耗小于-22dB,可以支持最高可達2800MT/s interposer數(shù)據(jù)傳輸設計;右圖顯示了PoP設計的回波損耗和插入損耗。在2800MT/s傳輸速率的介面設計中,插入損耗為-1dB。

wKgZO2dXqYmAQ3pEAAB8A2nUei8012.jpg

結(jié)果表明,與傳統(tǒng)的PoP 技術(shù)相比,interposer具有更好的回波損耗和插入損耗性能?;夭〒p耗提高了-8dB,反演損耗提高了-1dB,通過在互連之間使用接地保護帶,可以最大限度地減少interposer中的串擾。接下來是進行時域分析,下圖是含有interposer結(jié)構(gòu)的仿真拓撲。

wKgZPGdXqYqAOoIyAAApIYe5Aqg237.jpg

在仿真中,interposer表示與HBM互連的處理器的s參數(shù),為了準確地仿真IO切換行為,IBIS模型分別應用到處理器和HBM模塊中。下圖為POP封裝仿真拓撲。

wKgZO2dXqYqAawk7AAArZTV2Rg8010.jpg

對于SI分析,時域仿真使用s參數(shù)模型來檢查眼圖打開和抖動,為了電源的完整性,s參數(shù)可以簡化為檢查頻域的輸入阻抗曲線。

眼高和抖動通過眼圖仿真得到,interposer和PoP設計的仿真結(jié)果分別如下圖左右所示。與PoP封裝相比,左側(cè)為帶有interposer設計,右側(cè)結(jié)果為Pop封裝結(jié)果,可以看到interposer的設計有更大的眼圖開窗。

wKgZPGdXqYqAeFmSAABXyg26tbc267.jpg

與 PoP設計相比,interposer設計中的抖動也更好,interposer中HBM和處理器芯片之間的互連長度更小/更短,這都表明interposer技術(shù)提高了SI 的性能。

聲明:本網(wǎng)站部分文章轉(zhuǎn)載自網(wǎng)絡,轉(zhuǎn)發(fā)僅為更大范圍傳播。 轉(zhuǎn)載文章版權(quán)歸原作者所有,如有異議,請聯(lián)系我們修改或刪除。聯(lián)系郵箱:viviz@actintl.com.hk, 電話:0755-25988573

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 封裝
    +關注

    關注

    128

    文章

    8677

    瀏覽量

    145470
  • PCB
    PCB
    +關注

    關注

    1

    文章

    2097

    瀏覽量

    13204
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    高密度配線架和中密度的區(qū)別

    高密度配線架與中密度配線架的核心區(qū)別體現(xiàn)在端口密度、空間利用率、應用場景適配性、成本結(jié)構(gòu)及擴展能力等方面,以下為具體分析: 一、端口密度與空
    的頭像 發(fā)表于 06-13 10:18 ?290次閱讀

    mpo高密度光纖配線架的安裝方法

    MPO高密度光纖配線架的安裝需遵循標準化流程,結(jié)合設備特性和機房環(huán)境進行操作。以下是分步驟的安裝方法及注意事項: 一、安裝前準備 環(huán)境檢查 確認機房溫度(建議0℃~40℃)、濕度(10%~90
    的頭像 發(fā)表于 06-12 10:22 ?177次閱讀

    高密度系統(tǒng)級封裝:技術(shù)躍遷與可靠性破局之路

    本文聚焦高密度系統(tǒng)級封裝技術(shù),闡述其定義、優(yōu)勢、應用場景及技術(shù)發(fā)展,分析該技術(shù)在熱應力、機械應力、電磁干擾下的可靠性問題及失效機理,探討可靠性提升策略,并展望其未來發(fā)展趨勢,旨在為該領域的研究與應用提供參考。
    的頭像 發(fā)表于 04-14 13:49 ?371次閱讀
    <b class='flag-5'>高密度</b>系統(tǒng)級<b class='flag-5'>封裝</b>:技術(shù)躍遷與可靠性破局之路

    光纖高密度odf是怎么樣的

    光纖高密度ODF(Optical Distribution Frame,光纖配線架) 是一種用于光纖通信系統(tǒng)中,專門設計用于高效管理和分配大量光纖線路的設備。它通過高密度設計,實現(xiàn)了光纖線路的集中化
    的頭像 發(fā)表于 04-14 11:08 ?447次閱讀

    高密度封裝失效分析關鍵技術(shù)和方法

    高密度封裝技術(shù)在近些年迅猛發(fā)展,同時也給失效分析過程帶來新的挑戰(zhàn)。常規(guī)的失效分析手段難以滿足結(jié)構(gòu)復雜、線寬微小的高密度
    的頭像 發(fā)表于 03-05 11:07 ?712次閱讀
    <b class='flag-5'>高密度</b><b class='flag-5'>封裝</b>失效<b class='flag-5'>分析</b>關鍵技術(shù)和方法

    高密度3-D封裝技術(shù)全解析

    隨著半導體技術(shù)的飛速發(fā)展,芯片集成度和性能要求日益提升。傳統(tǒng)的二維封裝技術(shù)已經(jīng)難以滿足現(xiàn)代電子產(chǎn)品的需求,因此,高密度3-D封裝技術(shù)應運而生。3-D封裝技術(shù)通過垂直堆疊多個芯片或芯片層
    的頭像 發(fā)表于 02-13 11:34 ?833次閱讀
    <b class='flag-5'>高密度</b>3-D<b class='flag-5'>封裝</b>技術(shù)全解析

    AI革命的高密度電源

    電子發(fā)燒友網(wǎng)站提供《AI革命的高密度電源.pdf》資料免費下載
    發(fā)表于 01-22 15:03 ?0次下載
    AI革命的<b class='flag-5'>高密度</b>電源

    LM5145EVM-HD-20A高密度評估模塊

    電子發(fā)燒友網(wǎng)站提供《LM5145EVM-HD-20A高密度評估模塊.pdf》資料免費下載
    發(fā)表于 01-02 14:58 ?0次下載
    LM5145EVM-HD-20A<b class='flag-5'>高密度</b>評估模塊

    LM5140-Q1 高密度 EVM 用戶指南

    電子發(fā)燒友網(wǎng)站提供《LM5140-Q1 高密度 EVM 用戶指南.pdf》資料免費下載
    發(fā)表于 12-29 16:34 ?0次下載
    LM5140-Q1 <b class='flag-5'>高密度</b> EVM 用戶指南

    揭秘高密度有機基板:分類、特性與應用全解析

    隨著電子技術(shù)的飛速發(fā)展,高密度集成電路(IC)的需求日益增長,而高密度有機基板作為支撐這些先進芯片的關鍵材料,其重要性也日益凸顯。本文將詳細介紹高密度有機基板的分類、特性、應用以及未來的發(fā)展趨勢。
    的頭像 發(fā)表于 12-18 14:32 ?1108次閱讀
    揭秘<b class='flag-5'>高密度</b>有機基板:分類、特性與應用全解析

    什么是高密度DDR芯片

    高密度DDR(Double Data Rate)芯片是一種先進的動態(tài)隨機存取存儲器(DRAM)芯片,具有極高的數(shù)據(jù)存儲密度和傳輸速率。與傳統(tǒng)的DRAM相比,高密度DDR芯片在單位面積內(nèi)能夠存儲更多
    的頭像 發(fā)表于 11-05 11:05 ?1116次閱讀

    高密度互連,引爆后摩爾技術(shù)革命

    領域中正成為新的創(chuàng)新焦點,引領著超集成高密度互連技術(shù)的飛躍。通過持續(xù)的技術(shù)創(chuàng)新實現(xiàn)高密度互連,將是推動先進封裝技術(shù)在后摩爾時代跨越發(fā)展的關鍵所在。
    的頭像 發(fā)表于 10-18 17:57 ?708次閱讀
    <b class='flag-5'>高密度</b>互連,引爆后摩爾技術(shù)革命

    高速高密度PCB信號完整性與電源完整性研究

    高速高密度PCB信號完整性與電源完整性研究
    發(fā)表于 09-25 14:43 ?5次下載

    mpo高密度光纖配線架解析

    MPO(Multi-fiber Push On)高密度光纖配線架是一種采用多芯光纖連接技術(shù)的光纖配線設備,主要用于數(shù)據(jù)中心、機房、通信系統(tǒng)等需要高密度光纖連接和管理的場景。以下是對MPO高密度光纖
    的頭像 發(fā)表于 09-10 10:05 ?989次閱讀

    288芯MPO光纖配線架 萬兆高密度OM3OM4配置詳解

    288芯MPO光纖配線架 萬兆高密度OM3OM4配置詳解
    的頭像 發(fā)表于 07-30 09:53 ?1050次閱讀
    288芯MPO光纖配線架 萬兆<b class='flag-5'>高密度</b>OM3OM4配置詳解