概述
具有隱含時(shí)鐘的DS1248 1024k NV SRAM為全靜態(tài)非易失RAM (按照8位、128k字排列)，內(nèi)置實(shí)時(shí)時(shí)鐘。DS1248自帶鋰電池及控制電路，控制電路連續(xù)監(jiān)視VCC是否超出容差范圍，一旦超出容差，鋰電池便自動(dòng)切換至供電狀態(tài)，寫保護(hù)將無(wú)條件使能、以防存儲(chǔ)器和實(shí)時(shí)時(shí)鐘數(shù)據(jù)被破壞。
DS1248有兩種封裝：32針DIP和34針PowerCap模塊。32針DIP式模塊將晶體、鋰能源和硅集成在一個(gè)封裝中。34針PowerCap模塊板設(shè)計(jì)有觸點(diǎn)，用于連接到包含晶體和電池的單獨(dú)PowerCap（DS9034PCX）。這種設(shè)計(jì)允許在表面安裝過(guò)程完成后將PowerCap安裝在DS1248P的頂部。在表面安裝過(guò)程后安裝PowerCap可以防止因回流焊所需的高溫而損壞晶體和電池。PowerCap采用鍵控設(shè)計(jì)，可防止反向插入。PowerCap模塊板和PowerCap單獨(dú)訂購(gòu)，并裝在單獨(dú)的容器中運(yùn)輸。
數(shù)據(jù)表：*附件：DS1248 1024k NV SRAM，帶有隱含時(shí)鐘技術(shù)手冊(cè).pdf
特性

• 實(shí)時(shí)時(shí)鐘(RTC)保持跟蹤百分之一秒、秒、分、時(shí)、星期、日、月和年
• 128k x 8 NV SRAM可直接替代易失靜態(tài)RAM或EEPROM
• 內(nèi)置鋰電池維持日歷運(yùn)行及保存RAM數(shù)據(jù)
• 時(shí)鐘功能對(duì)RAM操作完全透明
• 月和年決定每個(gè)月的天數(shù)，有效期至2100年
• 10%工作范圍
• 工作溫度范圍：0°C至+70°C
• 無(wú)外部電源時(shí)可保存數(shù)據(jù)10年以上
• 第一次上電前，鋰電池與電路斷開、維持保鮮狀態(tài)
• 提供DIP模塊
• 標(biāo)準(zhǔn)32引腳JEDEC引腳排列
• 提供無(wú)引線封裝
• PowerCap模板
  • 表面貼裝可直接與帶有電池和晶振的PowerCap連接
  • 電池可更換(PowerCap)
  • 引腳兼容于DS1244P及DS1251P
    引腳配置
    
    幻影時(shí)鐘操作
    與幻影時(shí)鐘的通信是通過(guò)對(duì)64位串行比特流進(jìn)行模式識(shí)別來(lái)建立的，必須通過(guò)執(zhí)行包含DQ0上正確數(shù)據(jù)的64個(gè)連續(xù)寫入周期來(lái)匹配。在識(shí)別64位模式之前發(fā)生的所有訪間都指向內(nèi)存。在識(shí)別建立后，接下來(lái)的64個(gè)讀取或?qū)懭胫芷谔崛』蚋禄糜皶r(shí)鐘中的數(shù)據(jù)，并禁止存儲(chǔ)器訪間。
    在芯片啟用、輸出啟用和寫入啟用的控制下，通過(guò)串行比特流實(shí)現(xiàn)與計(jì)時(shí)功能的數(shù)據(jù)傳輸。最初，使用幻影時(shí)鐘的CE和OE控制對(duì)任何存儲(chǔ)位置的讀取循環(huán)通過(guò)將指針移動(dòng)到64位比較寄存器的第一位來(lái)啟動(dòng)模式識(shí)別序列。接下來(lái)，使用SmartWatch的CE和WE控制執(zhí)行64個(gè)連續(xù)的寫入周期。這64個(gè)寫入周期僅用于訪間幻影時(shí)鐘。因此，套接字中內(nèi)存的任何地址都是可以接受的。然而，為訪間幻影時(shí)鐘而生成的寫入周期也在將數(shù)據(jù)寫入配套R(shí)AM中的一個(gè)位置。管理這一要求的首選方法是在RAM中只留出一個(gè)地址位置作為幻影時(shí)鐘暫存區(qū)。當(dāng)執(zhí)行第一寫入周期時(shí)，將其與64位比較寄存器的位0進(jìn)行比較。如果找到匹配，指針將遞增到比較寄存器的下一個(gè)位置，并等待下一個(gè)寫入周期。如果未找到匹配項(xiàng)，指針將不會(huì)前進(jìn)，所有后續(xù)寫入周期都將被忽略。如果在模式識(shí)別過(guò)程中的任何時(shí)候發(fā)生讀取循環(huán)，則當(dāng)前序列將中止，比較寄存器指針將重置。如上所述，模式識(shí)別持續(xù)了總共64個(gè)寫入周期，直到比較寄存器中的所有位都匹配為止（圖1)。正確匹配64位后，幻影時(shí)鐘啟用，與計(jì)時(shí)寄存器之間的數(shù)據(jù)傳輸可以繼續(xù)進(jìn)行。接下來(lái)的64個(gè)周期將導(dǎo)致幻影時(shí)鐘在DQ0上接收或傳輸數(shù)據(jù)，具體取決于OE引腳或WE引腳的電平。到存儲(chǔ)塊外部其他位置的循環(huán)可以與CE循環(huán)交錯(cuò)，而不會(huì)中斷到幻影時(shí)鐘的模式識(shí)別序列或數(shù)據(jù)傳輸序列。