Verilog的generate語(yǔ)句能夠幫助我們寫(xiě)出可配置可綜合的RTL,主要用于重復(fù)性實(shí)例化模塊或者有條件地實(shí)例化模塊。這篇文章將簡(jiǎn)單回顧一下verilog generate語(yǔ)句。
Verilog generate語(yǔ)句的類型一
有兩種不同的generate語(yǔ)句結(jié)構(gòu)。
Generate loop能夠?qū)⒁欢未a例化多次,通過(guò)一個(gè)index變量來(lái)控制。
conditional generate語(yǔ)句能夠在多段代碼中選擇一段進(jìn)行例化。Conditional generate包括了if-generate和case-generate兩種不同模式。
Verilog的generate語(yǔ)句在仿真/綜合的elaborate階段進(jìn)行分析,這個(gè)步驟發(fā)生在HDL語(yǔ)言解析之后,在仿真/綜合之前。因此generate結(jié)構(gòu)中包含的所有表達(dá)式在elaborate的時(shí)候都要是確定的表達(dá)式,不能包含動(dòng)態(tài)變量。比如,generate中的語(yǔ)句能受parameter影響,但不能被動(dòng)態(tài)變量影響。
一個(gè)verilog generate模塊創(chuàng)建了一個(gè)新的層次,就像實(shí)例化了一個(gè)模塊一樣。
關(guān)鍵字generate和end generate(以及begin/end)實(shí)際上不是必須的,如果使用的話,那么他們就定義了一塊generate的區(qū)域,generate的區(qū)域只能存在于在module這個(gè)scope里。
generate loop一
Generate loop的語(yǔ)法和for loop很類似。Index變量要先用genvar關(guān)鍵字來(lái)定義,genvar所定義的index變量會(huì)被用在elaboration中。Genvar可以存在于generate region(由generate-endgenerate關(guān)鍵字來(lái)限定)之內(nèi)或之外。同一個(gè)genvar定義的index可以被用在多個(gè)generate loop中,只要這些loop沒(méi)有互相嵌套。
如果將generate loop展開(kāi),在每個(gè)generate loop instance中,都會(huì)創(chuàng)建一個(gè)隱含的localparam,其名字和類型與genvar所定義的index相同,其值就是當(dāng)前的循環(huán)次數(shù)。這個(gè)localparam能夠用來(lái)控制生成代碼。
Generate loop所生成的模塊可以被命名也可以不被命名。如果被命名,那么將會(huì)生成以所給名字開(kāi)頭的一個(gè)數(shù)組,每個(gè)數(shù)組元素是一個(gè)模塊hierarchy。有些工具對(duì)于未命名的generate loop會(huì)給予警告,因此最好將其命名。
下面的例子是一個(gè)使用verilog generate loop來(lái)生成的格雷碼->二進(jìn)制碼的轉(zhuǎn)換器:
另外一個(gè)來(lái)自verilog-2005 LRM的例子闡述了每個(gè)verilog generate loop是如何生成一個(gè)新的scope的。注意到wire t1,t2,t3都是在generate loop中被聲明的,每個(gè)loop iteration都創(chuàng)建了完全不沖突的三個(gè)t1,t2,t3。他們都被用于在每個(gè)不同的數(shù)組模塊中連接相應(yīng)的電路。并且注意到這些被實(shí)例化的xor,and的命名方式。
generate loop同樣能嵌套。只需要單一一個(gè)generate/endgenerate來(lái)包裹這些嵌套的generate loop。每個(gè)generate loop都建立一個(gè)新的scope。
if-generate一
Conditional if-generate會(huì)從一組互斥的generate block中最多選擇一個(gè)generate block。注意到這里說(shuō)的是最多選擇一個(gè),也有可能一個(gè)都不選。而這個(gè)判斷語(yǔ)句在elaborate的時(shí)候也必須是常量表達(dá)式。
與generate loop一樣,conditional if-generate可以命名也可以不命名,可以使用也可以不使用begin-end。它同樣會(huì)創(chuàng)建一個(gè)新的scope以及hierarchy層次。因?yàn)閏onditional generate選擇至多一個(gè)block的代碼,對(duì)于互斥的block code,在同一個(gè)if-generate結(jié)構(gòu)里可以有同樣的命名。這能夠幫助保留層次名,無(wú)論哪個(gè)block的代碼被選擇。而不同的generate結(jié)構(gòu)則一定要有不同的名字。
case-generate一
與if-generate類似。case-generate最多會(huì)從一組互斥的generate block中選擇一個(gè)generate block。它的用法和傳統(tǒng)的case語(yǔ)句一樣。
嵌套的 conditional generate block沒(méi)有用begin end來(lái)切割會(huì)被歸為單獨(dú)一個(gè)scope/hierarchy。這能夠避免在同一個(gè)module中創(chuàng)建沒(méi)變要的scope/hierarchy。下面的例子是一個(gè)嵌套conditional generate block的例子
generate結(jié)構(gòu)會(huì)選擇至多一個(gè)叫u1的generate block。而g1的hierarchcal名字是test.u1.g1。當(dāng)嵌套if-generate 結(jié)構(gòu)的時(shí)候,else永遠(yuǎn)屬于最近的if。注意到這里任何多余的begin-end會(huì)違反這個(gè)direct nest規(guī)則,從而生成新的hierarchy。
generate模塊命名一
推薦給generate construct命名來(lái)簡(jiǎn)化層次索引。并且有些工具對(duì)于不命名的generate block會(huì)報(bào)錯(cuò)。
如果不命名的話,首先,每個(gè)generate construct在一個(gè)scope中都被賦予了一個(gè)數(shù)字,從1開(kāi)始??雌湓趓tl code中是第幾個(gè)出現(xiàn)的generate就被賦值為幾。這個(gè)數(shù)字對(duì)于命名和未命名的generate block都有。所有未命名的block都會(huì)被取一個(gè)叫g(shù)enblk【n】的名字,n就是被賦予的數(shù)字。
很明顯隨著RTL規(guī)則的改動(dòng)這些未命名的generate construct的名字也會(huì)改變。這樣對(duì)于保證RTL層次化會(huì)有困難。因此建議總是對(duì)generate block進(jìn)行命名。
小結(jié)一
Generate 結(jié)構(gòu)在創(chuàng)建可配置的RTL的時(shí)候很有用。Generate loop能夠讓語(yǔ)句實(shí)例化多次,通過(guò)index來(lái)控制。而conditional generate能夠選擇性地實(shí)例化語(yǔ)句。最重要的是要記得對(duì)generate construct進(jìn)行命名,這能夠幫助簡(jiǎn)化層次對(duì)象以及代碼維護(hù)。
-
Verilog
+關(guān)注
關(guān)注
29文章
1367瀏覽量
112310
原文標(biāo)題:Verilog——關(guān)于generate語(yǔ)句
文章出處:【微信號(hào):ic_frontend,微信公眾號(hào):數(shù)字前端ic芯片設(shè)計(jì)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Verilog之for語(yǔ)句
Verilog中 generate if 語(yǔ)句如何用systemc實(shí)現(xiàn)?
Verilog 中generate if語(yǔ)句如何用systemc實(shí)現(xiàn)?
新手求解verilog 中的生成塊語(yǔ)句 的意思
【夢(mèng)翼師兄今日分享】 generate語(yǔ)句塊的講解
verilog中generate語(yǔ)句的用法分享
generate語(yǔ)句的基本概念與用法
Verilog可綜合的循環(huán)語(yǔ)句
Verilog教程之Verilog HDL程序設(shè)計(jì)語(yǔ)句和描述方式

簡(jiǎn)述Verilog HDL中阻塞語(yǔ)句和非阻塞語(yǔ)句的區(qū)別

Verilog語(yǔ)法之generate for、generate if、generate case
Verilog中的If語(yǔ)句和case語(yǔ)句介紹

評(píng)論