概述
ADN2855是一款突發(fā)模式時鐘和數(shù)據(jù)恢復(fù)IC，針對GPON/BPON/GEPON光線路終端(OLT)接收器應(yīng)用而設(shè)計。該器件可通過I2C接口，選擇以155.52 Mbps、622.08 Mbps、1244.16 Mbps或1250.00 Mbps的數(shù)據(jù)速率工作。

ADN2855頻率鎖定至OLT參考時鐘，并且在前同步碼起始12位內(nèi)與輸入數(shù)據(jù)對準(zhǔn)。該器件提供全速率或可選半速率輸出時鐘，以便與FPGA或數(shù)字ASIC實現(xiàn)雙數(shù)據(jù)速率(DDR)接口。

所有規(guī)格均相對于?40°C至+85°C環(huán)境溫度而言，除非另有說明。ADN2855采用緊湊型5 mm × 5 mm、32引腳芯片級封裝。
數(shù)據(jù)表：*附件：ADN2855多速率155 Mbps 622 Mbps 1244 Mbps 1250 Mbps突發(fā)模式時鐘和數(shù)據(jù)恢復(fù)IC技術(shù)手冊.pdf

應(yīng)用

• 無源光網(wǎng)絡(luò)
• GPON/BPON/GEPON OLT 接收器

特性

• 串行數(shù)據(jù)輸入
  155.52 Mbps/622.08 Mbps/1244.16 Mbps/1250.00 Mbps
• 12位采集時間
• 4位并行LVDS輸出接口
• 取得專利的雙環(huán)路時鐘恢復(fù)架構(gòu)
• 集成PRBS發(fā)生器
• 字節(jié)速率參考時鐘
• 失鎖指示器
• 支持兼容雙數(shù)據(jù)速率(DDR)的FPGA
• 通過I^2^C 接口訪問可選特性
• 單電源供電：3.3 V
• 功耗
  670 mW（典型值，串行輸出模式）
  825 mW（典型值，解串器模式）
• 5 mm × 5 mm、32引腳LFCSP封裝

框圖

時序特征

重置計時選項

引腳配置描述

I2C接口時序和內(nèi)部寄存器描述