概述
AD9081 混合信號(hào)前端（MxFE ）是一款高度集成的套件，具有四個(gè) 16 位、12 GSPS 最大采樣率、RF 數(shù)模轉(zhuǎn)換器（DAC）內(nèi)核，以及四個(gè) 12 位、4 GSPS 速率、RF 模數(shù)轉(zhuǎn)換器（ADC）內(nèi)核。AD9081 非常適合需要寬帶 ADC 和 DAC 來處理具有寬瞬時(shí)帶寬信號(hào)的應(yīng)用。該套件具有八個(gè)發(fā)送和八個(gè)接收通道，支持 24.75 Gbps/通道 JESD204C 或 15.5 Gbps/通道 JESD204B 標(biāo)準(zhǔn)。該套件還具有片內(nèi)時(shí)鐘乘法器，以及直接針對(duì) RF 應(yīng)用的寬帶或多頻帶數(shù)字信號(hào)處理（DSP）功能。可以繞過 DSP 數(shù)據(jù)路徑，以允許轉(zhuǎn)換器內(nèi)核與 JESD204 數(shù)據(jù)收發(fā)器端口之間直接連接。該套件還具有針對(duì)相位陣列雷達(dá)系統(tǒng)和電子戰(zhàn)應(yīng)用的低延遲回送和跳頻模式。提供兩種型號(hào)的 AD9081。4D4AC 模型支持完整的瞬時(shí)通道帶寬，而 4D4AB 模型通過自動(dòng)配置 DSP，來限制啟動(dòng)時(shí)的瞬時(shí)帶寬，從而支持每通道 600 MHz 的最大瞬時(shí)帶寬。
數(shù)據(jù)表：*附件：AD9081四通道16位12GSPS RFDAC和四通道12位4GSPS RFADC技術(shù)手冊(cè).pdf

應(yīng)用

• 無線通信基礎(chǔ)設(shè)施
• 微波點(diǎn)對(duì)點(diǎn)、E 頻段和 5G 毫米波
• 寬帶通信系統(tǒng)
• DOCSIS 3.1 和 4.0 CMTS
• 相控陣?yán)走_(dá)與電子戰(zhàn)
• 電子測(cè)試和測(cè)量系統(tǒng)

特性

• 靈活的可重新配置通用平臺(tái)設(shè)計(jì)
  • 4 個(gè)DAC 和 4 個(gè)ADC（4D4A）
  • 支持單頻段、雙頻段和多頻段
  • 數(shù)據(jù)路徑和 DSP 模塊可完全繞過
  • 1、2、3 和 4 的 DAC 與 ADC 采樣率之比
  • 具有多芯片同步功能的片內(nèi) PLL
    • 片外 PLL 的外部 RFCLK 輸入選項(xiàng)
• 最大 DAC 采樣率高達(dá) 12 GSPS
• 使用 JESD204C 的最大數(shù)據(jù)速率高達(dá) 12 GSPS
• 可用的模擬帶寬高達(dá) 8 GHz
• 最大 ADC 采樣率高達(dá) 4 GSPS
• 使用 JESD204C 的最大數(shù)據(jù)速率高達(dá) 4 GSPS
• 7.5 GHz 模擬輸入全功率帶寬 (-3 dB)
• 4 GSPS，輸入為 -2.7 GHz 時(shí)，ADC 交流性能為 -1 dBFS
• 滿量程輸入電壓：1.4 V p-p
• 噪聲密度：?147.5 dBFS/Hz
• 噪聲指數(shù)：26.8 dB
• HD2:?67 dBFS
• HD3：?73 dBFS
• 最差的其他情況（HD2 和 HD3 除外）：2.7 GHz 時(shí)，為 ?79 dBFS
• 12 GSPS 時(shí)的 DAC 交流性能
• 滿量程輸出電流范圍：6.43 mA 至 37.75 mA
• 雙信號(hào)音 IMD3（每個(gè)音調(diào) ?7 dBFS）：?78.9 dBc
• 3.7 GHz 時(shí)，NSD，單信號(hào)音：?155.1 dBc/Hz
• 3.7 GHz 時(shí)，SFDR，單信號(hào)音：?70 dBc
• SERDES JESD204B/JESD204C 接口，16 個(gè)通道，速率高達(dá) 24.75 Gbps
• 8 通道 JESD204B/C 變送器 (JTx) 和 8 通道 JESD204B/C 接收器 Rx (JRx)
• JESD204B 與最大 15.5 Gbps 的通道速率兼容
• JESD204C 與最大 24.75 Gbps 的通道速率兼容
• 支持實(shí)數(shù)或復(fù)數(shù)數(shù)字?jǐn)?shù)據(jù)（8、12、16 或 24 位）
• 多種數(shù)字特性
  • 可配置或可旁路的 DDC 和 DUC
    • 8 個(gè)細(xì)調(diào)復(fù)數(shù) DUC 和 4 個(gè)粗調(diào)復(fù)數(shù) DUC
    • 8 個(gè)細(xì)調(diào)復(fù)數(shù) DDC 和 4 個(gè)粗調(diào)復(fù)數(shù) DDC
    • 每個(gè) DUC 或 DDC 48 位 NCO
  • 可編程 192 抽頭 PFIR 濾波器，用于接收均衡
  • 支持通過 GPIO 加載的 4 種不同的配置文件設(shè)置
  • 每個(gè)數(shù)據(jù)路徑的可編程延遲
  • 接收 AGC 支持
  • 用于快速 AGC 控制，具有低延遲的快速檢測(cè)
  • 用于緩慢 AGC 控制的信號(hào)監(jiān)控器
  • 發(fā)射 DPD 支持
  • 細(xì)調(diào) DUC 通道增益控制和延遲調(diào)整
  • DPD 觀察路徑的粗調(diào) DDC 延遲調(diào)整
• 輔助特性
• 快速跳頻和直接數(shù)字頻率合成器(DDS)
• 低延遲環(huán)回模式（接收數(shù)據(jù)路徑數(shù)據(jù)可以路由到發(fā)送數(shù)據(jù)路徑）
• 具有可選分頻比的 ADC 時(shí)鐘驅(qū)動(dòng)器
• 功率放大器下游保護(hù)電路
• 片內(nèi)溫度監(jiān)控單元
• 靈活的 GPIO 引腳
• TDD 省電選項(xiàng)和共享 ADC
• 15毫米××15毫米、324 球 BGA，間距 0.8 毫米

框圖

時(shí)序圖

引腳配置和功能描述

工作原理

AD9081是一款高度集成的28納米射頻混合信號(hào)前端（MxFe），具有四個(gè)16位、12 GSPS的數(shù)模轉(zhuǎn)換器（DAC）內(nèi)核和四個(gè)12位、4 GSPS的模數(shù)轉(zhuǎn)換器（ADC）內(nèi)核（見圖1）。DAC內(nèi)核基于電流分段架構(gòu)，提供具有可調(diào)輸出范圍（6.43 mV至37.5 mV）的互補(bǔ)差分輸出。ADC基于比例插值架構(gòu)，可抑制殘余交織雜散產(chǎn)物，達(dá)到100 dB的高線性度。100 Ω差分緩沖器具有過驅(qū)動(dòng)保護(hù)功能，用于將ADC內(nèi)核與射頻ADC電源隔離。片上時(shí)鐘乘法器可用于合成射頻DAC和ADC時(shí)鐘。或者，也可以接收外部時(shí)鐘。

靈活的發(fā)射和接收數(shù)字信號(hào)處理（DSP）路徑可對(duì)采樣信號(hào)進(jìn)行采樣，以獲得所需的中頻（IF）和射頻（RF）頻率，并有效降低數(shù)據(jù)速率，同時(shí)滿足帶寬要求。多通道數(shù)據(jù)路徑使寬帶數(shù)據(jù)傳輸成為可能，支持多達(dá)八個(gè)獨(dú)特的射頻頻段。發(fā)射和接收DSP路徑對(duì)稱，由四個(gè)數(shù)字下變頻（DDC）和數(shù)字上變頻（DUC）模塊以及主數(shù)據(jù)路徑中的抽取濾波器和內(nèi)插濾波器組成。每個(gè)DUC和DDC模塊在多通道數(shù)據(jù)路徑中具有多個(gè)內(nèi)插或抽取級(jí)以及一個(gè)48位數(shù)控振蕩器（NCO），用于整數(shù)或小數(shù)模式的操作。NCO可在粗調(diào)DUC和DDC模塊中支持快速跳頻、相干操作，并可使用GPIO控制DUC、DDC模塊和數(shù)據(jù)路徑，使其能夠完全旁路以實(shí)現(xiàn)奈奎斯特操作。

各種輔助DSP功能有助于改進(jìn)系統(tǒng)集成。數(shù)據(jù)路徑包括可調(diào)延遲線，以補(bǔ)償外部可能出現(xiàn)的通道延遲路徑失配。發(fā)射數(shù)據(jù)路徑包括數(shù)字增益控制、精細(xì)延遲調(diào)整和功率放大器保護(hù)，以簡(jiǎn)化多頻段發(fā)射機(jī)中的數(shù)字預(yù)失真（DPD）集成。接收數(shù)據(jù)路徑包括一個(gè)靈活的可編程192抽頭有限脈沖響應(yīng)（FIR）濾波器，該濾波器可分配給一個(gè)或多個(gè)ADC進(jìn)行接收均衡?？梢允褂肎PIO選擇四種不同的濾波器配置文件。接收數(shù)據(jù)路徑還包括慢速信號(hào)檢測(cè)功能，以支持自動(dòng)增益控制（AGC）。數(shù)據(jù)路徑還包括有助于降低數(shù)據(jù)速率的特性，適用于時(shí)分雙工（TDD）應(yīng)用。所有輔助DSP功能都可以完全旁路。

AD9081還支持在接收和發(fā)射數(shù)據(jù)路徑之間進(jìn)行低延遲數(shù)字環(huán)回，以旁路JESD204。數(shù)據(jù)路徑的數(shù)據(jù)格式可以是實(shí)數(shù)或復(fù)數(shù)（IQ），根據(jù)JESD204B或JESD204C，可選擇8位、12位、16位和24位分辨率。

一個(gè)16通道JESD204收發(fā)器端口可支持接收和發(fā)射數(shù)據(jù)路徑的高數(shù)據(jù)速率。八條SERDES通道指定用于發(fā)射數(shù)據(jù)路徑，而其他八條通道指定用于接收數(shù)據(jù)路徑。收發(fā)器端口支持JESD204C高達(dá)24.75 Gbps或JESD204B高達(dá)15.5 Gbps的通道速率。JESD204數(shù)據(jù)鏈路層高度靈活，允許調(diào)整通道計(jì)數(shù)（或速率），以支持目標(biāo)鏈路長(zhǎng)度。外部對(duì)齊信號(hào)（SYSREF）可用于保證確定性延遲、相位對(duì)齊，并用于多芯片同步。

片上熱管理單元（TMU）可用于測(cè)量芯片溫度，作為熱管理解決方案的一部分，以確保系統(tǒng)運(yùn)行期間具有更好的熱穩(wěn)定性。