概述
AD6655是一款混合信號中頻接收器，內(nèi)置雙通道、14位、80 MSPS/105 MSPS/125 MSPS/150 MSPS ADC和一個寬帶數(shù)字下變頻器(DDC)。旨在為低成本、小尺寸、多功能通信應(yīng)用提供解決方案。
數(shù)據(jù)表：*附件：AD6655中頻分集接收機(jī)技術(shù)手冊.pdf

這款雙通道ADC內(nèi)核采用多級、差分流水線架構(gòu)，并集成了輸出糾錯邏輯。每個ADC均具有寬帶寬、差分采樣保持模擬輸入放大器，支持用戶可選的各種輸入范圍。集成基準(zhǔn)電壓源可簡化設(shè)計(jì)。占空比穩(wěn)定器可用來補(bǔ)償ADC時鐘占空比的波動，使轉(zhuǎn)換器保持出色的性能。

ADC數(shù)據(jù)輸出端在內(nèi)部直接與接收機(jī)的數(shù)字下變頻器(DDC)相連，以便簡化布局并減小互連寄生效應(yīng)。數(shù)字接收機(jī)擁有兩個通道，具有靈活的處理能力。各接收通道均具有四個級聯(lián)信號處理級：32位頻率轉(zhuǎn)換器（數(shù)控振蕩器，NCO）、半帶抽取濾波器、定點(diǎn)FIR濾波器以及 f ADC /8 固定頻率NCO。

除接收機(jī)DDC外，AD6655還具有多種功能，可簡化系統(tǒng)接收機(jī)中的自動增益控制(AGC)功能?？焖贆z測特性可以通過輸出四位輸入電平信息實(shí)現(xiàn)快速超量程檢測，并且延遲很短。

此外，利用ADC的4個快速檢測位，可編程閾值檢測器可以監(jiān)控傳入信號的功率，且延遲很短。如果輸入信號電平超過可編程閾值，粗調(diào)閾值上限指示器就會變?yōu)楦唠娖?。由于此閾值指示器的延遲很短，因此用戶可以迅速調(diào)低系統(tǒng)增益，從而避免發(fā)生超量程情況。

第二個與AGC相關(guān)的功能是信號監(jiān)控。 該模塊允許用戶監(jiān)控輸入信號的復(fù)合幅度，這有助于設(shè)置增益，以優(yōu)化系統(tǒng)整體的動態(tài)范圍。

經(jīng)過數(shù)字處理之后，數(shù)據(jù)可以直接送至兩個外部14位輸出端口， 這些輸出可以設(shè)置為1.8 V至3.3 V CMOS或1.8 V LVDS。 另外，CMOS數(shù)據(jù)還可以僅利用端口A，通過交錯配置，以雙倍數(shù)據(jù)速率輸出。

AD6655接收器能夠?qū)軐挼闹蓄l頻譜進(jìn)行數(shù)字化處理。 每個接收機(jī)均設(shè)計(jì)用來同時接收主通道和分集通道的信號。 該IF采樣架構(gòu)與傳統(tǒng)的模擬技術(shù)或較低集成度的數(shù)字方法相比，能大幅度降低器件的成本和復(fù)雜度。

需要時，靈活的掉電選項(xiàng)可以明顯降低功耗。

設(shè)置與控制編程可以利用3位SPI兼容型串行接口來完成。

AD6655采用64引腳LFCSP封裝，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。

產(chǎn)品聚焦

1. 集成雙通道、14位、150 MSPS ADC。
2. 集成寬帶抽取濾波器和32位復(fù)信號NCO。
3. 快速超量程檢測和帶串行輸出的信號監(jiān)控器。
4. 取得專利的差分輸入在最高450 MHz的輸入頻率下仍保持出色的信噪比(SNR)性能。
5. 靈活的輸出模式，包括獨(dú)立CMOS、交錯式CMOS、IQ模式CMOS和交錯式LVDS。
6. SYNC輸入可以使多個器件同步。
7. 3位SPI端口用于寄存器編程和寄存器回讀。

應(yīng)用

• 通信
• 分集無線電系統(tǒng)
• 多模式數(shù)字接收器(3G)
  • TD-SCDMA、WiMax、WCDMA、CDMA2000、GSM、EDGE、LTE
• I/Q解調(diào)系統(tǒng)
• 智能天線系統(tǒng)
• 通用軟件無線電
• 寬帶數(shù)據(jù)應(yīng)用

特性

• 信噪比(SNR)：74.5 dBc（75.5 dBFS、32.7 MHz帶寬、70 MHz、150 MSPS時）
• 無雜散動態(tài)范圍(SFDR)：80 dBc（至70 MHz、150 MSPS）
• 1.8 V模擬電源供電
• 1.8 V至3.3 V CMOS輸出電源或1.8 V LVDS輸出電源
• 1至8整數(shù)輸入時鐘分頻器
• 集成雙通道ADC
  • 采樣速率高達(dá)150 MSPS
  • 中頻采樣頻率達(dá)450 MHz
  • ADC內(nèi)部基準(zhǔn)電壓源
  • 集成ADC采樣保持輸入
  • 靈活的模擬輸入范圍：1 V p-p至2 V p-p
  • ADC時鐘占空比穩(wěn)定器
  • 95 dB通道隔離/串?dāng)_
• 集成寬帶數(shù)字下變頻器(DDC)
  • 32位復(fù)數(shù)數(shù)控振蕩器(NCO)
  • 抽取半帶濾波器與FIR濾波器
  • 支持實(shí)數(shù)和復(fù)數(shù)輸出模式
• 快速啟動/閾值檢測位
• 復(fù)合信號監(jiān)控
• 節(jié)能的節(jié)電模式

框圖

時序圖

引腳配置描述

工作原理

AD6655有兩個模擬輸入通道、兩個抽取通道和兩個數(shù)字輸出通道。中頻（IF）輸入信號在呈現(xiàn)于輸出端口之前，會經(jīng)過多個濾波、抽取階段。

ADC架構(gòu)

AD6655架構(gòu)由前端采樣保持放大器（SHA）組成，其后連接流水線開關(guān)電容ADC。每個階段的量化輸出先進(jìn)行合并，再得到最終的14位數(shù)字校正邏輯結(jié)果。

流水線架構(gòu)使第一級能夠基于新的輸入樣本運(yùn)行，并讓其余各級對前一個樣本進(jìn)行處理，在時鐘上升沿進(jìn)行采樣。

流水線的每一級（最后一級除外）均由一個低分辨率閃存ADC、一個數(shù)模轉(zhuǎn)換器（DAC）以及一個積分誤差放大器（MDAC）組成。MDAC對DAC輸出與下一級流水線中閃存輸入的差值進(jìn)行放大。每一級中都有一位冗余，用于校正閃存誤差。最后一級僅由一個閃存ADC組成。

每個通道的輸入級包含一個差分SHA，可實(shí)現(xiàn)交流耦合或單端模式。輸出數(shù)據(jù)鎖存模塊會阻塞數(shù)據(jù)、校正誤差，并將數(shù)據(jù)輸出到外部緩沖器。輸出緩沖器由獨(dú)立電源供電，在掉電期間，輸出緩沖器進(jìn)入高阻態(tài)。

模擬輸入注意事項(xiàng)

AD6655的模擬輸入采用差分開關(guān)電容SHA，針對差分輸入信號處理進(jìn)行了優(yōu)化。

時鐘信號交替切換SHA，使其在采樣模式和保持模式間轉(zhuǎn)換（見圖46）。處于采樣模式時，信號源必須能夠在半個時鐘周期內(nèi)完成對采樣電容的充電以及設(shè)置。

每個輸入端串聯(lián)一個小電阻，有助于降低驅(qū)動源輸出級所需的峰值瞬態(tài)電流。可在輸入端之間并聯(lián)一個旁路電容，為動態(tài)充電電流提供通路。這種無源網(wǎng)絡(luò)會在ADC輸入端形成一個低通濾波器，因此，具體數(shù)值取決于應(yīng)用場景。

在中頻欠采樣應(yīng)用中，應(yīng)減少旁路電容。結(jié)合驅(qū)動源阻抗，旁路電容會限制輸入帶寬。

為實(shí)現(xiàn)最佳動態(tài)性能，需匹配驅(qū)動VIN+和VIN - 引腳的源阻抗。通過減少ADC的共模設(shè)置誤差，這些誤差可被對稱抵消。

內(nèi)部差分基準(zhǔn)緩沖器會產(chǎn)生正電壓和負(fù)電壓，用于定義ADC內(nèi)核的輸入范圍?；鶞?zhǔn)緩沖器的輸出共模電壓設(shè)置為VCMBUF（約1.6 V）。

輸入共模

AD6655的模擬輸入內(nèi)部無直流偏置。在交流耦合應(yīng)用中，用戶必須從外部提供此偏置。將器件設(shè)置為VCM = 0.55 × AVDD可實(shí)現(xiàn)最佳性能，但該器件在更寬的范圍內(nèi)也能正常工作（見圖45）。