概述
MAX9271結構緊湊的串行器用于驅動50Ω同軸或100Ω屏蔽雙絞線(STP)電纜。器件與MAX9272解串器配對使用。

并行輸入可設置為單路或雙路輸入。采用雙路輸入時，在串行轉換之前將典型圖像傳感器的兩個像素的視頻數(shù)據(jù)存儲在寄存器，從而允許使用更高的像素時鐘頻率。相對于單路輸入，最大像素時鐘頻率可以提高到兩倍。

器件具有嵌入式控制通道，在UART，或者是UART/ I2C混合模式下工作在9.6kbps至1Mbps，I2C模式下工作速率高達400kbps。利用控制通道，微控制器(μC)能夠隨時設置串行器、解串器和攝像頭(或任何外設)寄存器，獨立于視頻時鐘。器件提供一路專用GPIO、四路可選的GPIO和一路GPO輸出，用于遠程啟動攝像頭模塊、攝像頭幀同步，及其它功能。可編程誤碼檢測和糾錯。

為驅動較長電纜，器件還集成了可編程預加重/去加重。串行輸出提供可編程擴頻，串行輸出滿足ISO 10605和IEC 61000-4-2 ESD標準。核電源供電范圍為1.7V至1.9V，I/O電源范圍為1.7V至3.6V。器件采用32引腳(5mm × 5mm)、TQFN-EP封裝，焊球間距為0.5mm，工作在-40°C至+105°C溫度范圍。
數(shù)據(jù)表：*附件：MAX9271 16位GMSL串行器，帶同軸或STP電纜驅動技術手冊.pdf

應用

• 車載攝像系統(tǒng)

特性

• 理想用于攝像應用
  • 驅動低成本50Ω同軸電纜和FAKRA連接器或100Ω STP
  • 誤碼檢測/糾錯
  • I2C-I2C模式下，提供9.6kbps至1Mbps控制通道，帶時鐘展寬
  • 業(yè)內(nèi)最低功耗：75mA (最大)電源電流
  • 雙速率時鐘支持百萬像素攝像頭
  • 串行器預加重/去加重，全速工作時傳輸距離長達15m
  • 32引腳(5mm × 5mm)、TQFN封裝，焊球間距為0.5mm
• 高速串行轉換數(shù)據(jù)，支持百萬像素攝像頭
  • 高達1.5Gbps的串行碼率，單路或雙路輸入：6.25MHz至100MHz時鐘
• 多種通道控制模式，提高系統(tǒng)靈活性
  • 9.6kbps至1Mbps控制通道，UART-UART或UART-I2C模式
• 降低EMI屏蔽要求
  • 輸出可編程，滿足100mV至500mV單端或100mV至400mV差分
  • 可編程串行數(shù)據(jù)輸出的擴展頻譜，降低EMI
  • 可旁路輸入PLL抑制并行時鐘抖動
  • 跟蹤平行輸入的擴展頻譜
• 用于攝像頭上電和驗證的外設功能
  • 內(nèi)置PRBS發(fā)生器，用于串行鏈路的BER測試
  • 多達5個GPIO端口
  • 專用“Up/Down” GPO，用于攝像頭幀同步觸發(fā)或其它功能
  • 遠程/本地休眠模式喚醒
• 滿足嚴格的汽車和工業(yè)要求
  • -40°C至+105°C工作溫度范圍
  • ±8kV接觸放電ESD保護和±15kV氣隙放電ISO 10605和IEC 61000-4-2 ESD保護

DC電氣特性

典型操作特性

引腳配置描述

框圖

詳細說明

MAX9271序列化器與MAX9272解序列化器配對時，可提供完整的工作特性集，但與任何GMSL解序列化器配對時，僅具備基本功能。

該序列化器的最大串行比特率為1.5Gbps，適用于15米或更長的電纜，在16比特單輸入模式下，輸入時鐘最高可達100MHz；在11比特雙輸入模式下，最高可達75MHz。預加重/去加重功能，結合GMSL解序列化器的通道均衡功能，可延長電纜長度并增強鏈路可靠性。

控制通道使微控制器能夠對序列化器和解序列化器的寄存器進行編程，也可用于在顯示器上編程寄存器功能。微控制器可以位于鏈路的任一端，或在使用兩個微控制器時位于兩端。有兩種控制通道操作模式可用?；灸Ｊ绞褂肐2C或GMSL UART協(xié)議，而旁路模式使用自定義UART協(xié)議。

擴頻時鐘可用于降低串行輸出上的電磁干擾（EMI）。串行輸出符合ISO 10605和IEC 61000 - 4 - 2 ESD保護標準。

寄存器映射

寄存器用于設置序列化器的工作條件，并在基本模式下通過控制通道進行編程。序列化器有自己的設備地址，與之配對的解序列化器也有其設備地址。類似地，解序列化器有自己的設備地址，驅動它的序列化器也有相應地址。無論何時更改設備地址，都需將新地址同時寫入兩個設備。默認情況下，MAX9271序列化器（或任何GMSL序列化器）的默認設備地址為0x80，任何GMSL解序列化器的默認設備地址為0x90（見表1）。兩個設備中的寄存器0x00和0x01都保存設備地址。

輸入位圖

并行輸入功能和寬度取決于雙/單輸入模式（DBL）、HS/VS編碼（HVEN）、糾錯方式（EDC）和總線寬度（BWS）引腳的設置。DINA是在單輸入模式下由像素時鐘鎖存的輸入，在雙輸入模式下由第一個像素時鐘鎖存。DINB是在雙輸入模式下由第二個像素時鐘鎖存的輸入。