chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Synopsys設(shè)計平臺獲得TSMC工藝認證_7-nm FinFET Plus工藝技術(shù)

電子工程師 ? 來源:網(wǎng)絡(luò)整理 ? 作者:工程師d ? 2018-05-17 06:59 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Synopsys設(shè)計平臺用于高性能、高密度芯片設(shè)計

重點:

Synopsys設(shè)計平臺獲得TSMC工藝認證,支持高性能7-nm FinFET Plus工藝技術(shù),已成功用于客戶的多個設(shè)計項目。
針對7-nm FinFET Plus工藝的極紫外光刻技術(shù),IC Compiler II 進行了專門的優(yōu)化,進一步節(jié)省芯片面積。
采用TSMC的Wafer-on-Wafer?(WoW)技術(shù),平臺內(nèi)全面支持多裸晶芯片堆疊集成,從而提高生產(chǎn)效率,加快實現(xiàn)大批量生產(chǎn)。

全球第一大芯片自動化設(shè)計解決方案提供商及全球第一大芯片接口IP供應(yīng)商、信息安全和軟件質(zhì)量的全球領(lǐng)導(dǎo)者Synopsys(NASDAQ: SNPS)近日宣布,Synopsys 設(shè)計平臺獲得TSMC最新工藝認證,符合TSMC最新版設(shè)計規(guī)則手冊(DRM)規(guī)定的7-nm FinFET Plus先進工藝技術(shù)的相關(guān)規(guī)范。目前,基于Synopsys 設(shè)計平臺完成的數(shù)款測試芯片已成功流片,多位客戶也正在基于該平臺進行產(chǎn)品設(shè)計研發(fā)。Synopsys設(shè)計平臺在獲得TSMC的此項認證后,將可以更加廣泛地用于基于此工藝技術(shù)的芯片設(shè)計,包括高性能、高密度計算和低功耗移動應(yīng)用。

該認證意味著TSMC極紫外光刻(EUV)工藝取得顯著進步。與非EUV工藝節(jié)點相比,前者的芯片面積顯著減少,但仍保持卓越的性能。

以Design Compiler? Graphical綜合工具和IC Compiler?II布局布線工具為核心Synopsys設(shè)計平臺性能顯著增強,可充分利用TSMC的7-nm FinFET Plus工藝實現(xiàn)高性能設(shè)計。Design Compiler Graphical可以通過自動插入過孔支柱(via-pillar)結(jié)構(gòu),提高性能以及防止信號電遷移(EM)違規(guī),并且可將信息傳遞給IC Compiler II進行進一步優(yōu)化。它還會在邏輯綜合時自動應(yīng)用非默認規(guī)則(NDR),并感知繞線層以優(yōu)化設(shè)計、提高性能。這些優(yōu)化(包括IC Compiler II總線布線),將會在整個布局布線流程中繼續(xù)進行,以滿足高速網(wǎng)絡(luò)嚴格的延遲匹配要求。

PrimeTime?時序分析工具全面支持先進的波形傳播(AWP)技術(shù)和參數(shù)化片上偏差(POCV)技術(shù),并已經(jīng)進行充分優(yōu)化,可解決更高性能和更低電壓場景中波形失真和非高斯分布偏差造成的影響。此外,PrimeTime感知物理信息的Sign-off擴展了對過孔支柱的支持。

Synopsys強化了設(shè)計平臺功能,可以執(zhí)行物理實現(xiàn)、寄生參數(shù)提取、物理驗證和時序分析,以支持TSMC的WoW技術(shù)。其中基于IC Compiler II的物理實現(xiàn)流程,全面支持晶圓堆疊設(shè)計,包括最初的裸晶布局規(guī)劃準備到凸塊(bumps)布局分配,以及執(zhí)行芯片布線。物理驗證由Synopsys 的IC Validator工具執(zhí)行DRC/LVS檢查,由StarRC?工具執(zhí)行寄生參數(shù)提取。

TSMC設(shè)計基礎(chǔ)架構(gòu)營銷事業(yè)部資深處長Suk Lee表示:“與Synopsys的持續(xù)合作以及TSMC 7-nm FinFET Plus工藝技術(shù)的早期客戶合作,使我們可以提供差異化的平臺解決方案,幫助我們的共同客戶更快地將開創(chuàng)性新產(chǎn)品推向市場。Synopsys設(shè)計平臺成功通過認證,讓我們共同客戶的設(shè)計方案首次實現(xiàn)了基于EUV工藝技術(shù)的批量生產(chǎn)?!?br />
Synopsys設(shè)計事業(yè)群營銷和業(yè)務(wù)開發(fā)副總裁 Michael Jackson說:“我們與TSMC就7-nm FinFET Plus量產(chǎn)工藝進行合作,使客戶公司可以放心地開始運用高度差異化的Synopsys 設(shè)計平臺,設(shè)計日益龐大的SoC和多裸晶堆疊芯片。TSMC 7-nm FinFET Plus工藝認證,讓我們的客戶可以享受到先進的EUV工藝所帶來的功率和性能上的顯著提升,以及面積更大程度的節(jié)省,同時加快了其差異化產(chǎn)品的上市時間?!?/p>

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    460

    文章

    52520

    瀏覽量

    440972
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    6127

    瀏覽量

    179397
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    BiCMOS工藝技術(shù)解析

    一、技術(shù)定義與核心特性 BiCMOS(Bipolar-CMOS)?是一種將?雙極型晶體管(BJT)?與?CMOS晶體管?集成在同一芯片上的混合工藝技術(shù),通過結(jié)合兩者的優(yōu)勢實現(xiàn)高性能與低功耗的平衡
    的頭像 發(fā)表于 04-17 14:13 ?600次閱讀

    FinFET技術(shù)在晶圓制造中的優(yōu)勢

    本文通過介紹傳統(tǒng)平面晶體管的局限性,從而引入FinFET技術(shù)的原理、工藝和優(yōu)勢。
    的頭像 發(fā)表于 04-14 17:23 ?503次閱讀
    <b class='flag-5'>FinFET</b><b class='flag-5'>技術(shù)</b>在晶圓制造中的優(yōu)勢

    陶瓷基板五大工藝技術(shù)深度剖析:DPC、AMB、DBC、HTCC與LTCC的卓越表現(xiàn)

    在電子封裝技術(shù)的快速發(fā)展中,陶瓷基板因其出色的電絕緣性、高熱導(dǎo)率和良好的機械性能,成為了高端電子設(shè)備中不可或缺的關(guān)鍵材料。為了滿足不同應(yīng)用場景的需求,陶瓷基板工藝技術(shù)不斷演進,形成了DPC、AMB、DBC、HTCC與LTCC這五大核心
    的頭像 發(fā)表于 03-31 16:38 ?1239次閱讀
    陶瓷基板五大<b class='flag-5'>工藝技術(shù)</b>深度剖析:DPC、AMB、DBC、HTCC與LTCC的卓越表現(xiàn)

    柵極技術(shù)的工作原理和制造工藝

    本文介紹了集成電路制造工藝中的柵極的工作原理、材料、工藝,以及先進柵極工藝技術(shù)。
    的頭像 發(fā)表于 03-27 16:07 ?846次閱讀
    柵極<b class='flag-5'>技術(shù)</b>的工作原理和制造<b class='flag-5'>工藝</b>

    芯片制造中的淺溝道隔離工藝技術(shù)

    淺溝道隔離(STI)是芯片制造中的關(guān)鍵工藝技術(shù),用于在半導(dǎo)體器件中形成電學(xué)隔離區(qū)域,防止相鄰晶體管之間的電流干擾。本文簡單介紹淺溝道隔離技術(shù)的作用、材料和步驟。
    的頭像 發(fā)表于 03-03 10:00 ?1630次閱讀
    芯片制造中的淺溝道隔離<b class='flag-5'>工藝技術(shù)</b>

    ALD和ALE核心工藝技術(shù)對比

    ALD 和 ALE 是微納制造領(lǐng)域的核心工藝技術(shù),它們分別從沉積和刻蝕兩個維度解決了傳統(tǒng)工藝在精度、均勻性、選擇性等方面的挑戰(zhàn)。兩者既互補又相輔相成,未來在半導(dǎo)體、光子學(xué)、能源等領(lǐng)域的聯(lián)用將顯著加速
    的頭像 發(fā)表于 01-23 09:59 ?1010次閱讀
    ALD和ALE核心<b class='flag-5'>工藝技術(shù)</b>對比

    FinFET制造工藝的具體步驟

    本文介紹了FinFET(鰭式場效應(yīng)晶體管)制造過程中后柵極高介電常數(shù)金屬柵極工藝的具體步驟。
    的頭像 發(fā)表于 01-20 11:02 ?2969次閱讀
    <b class='flag-5'>FinFET</b>制造<b class='flag-5'>工藝</b>的具體步驟

    芯片制造的7個前道工藝

    本文簡單介紹了芯片制造的7個前道工藝。 ? 在探索現(xiàn)代科技的微觀奇跡中,芯片制造無疑扮演著核心角色,它不僅是信息技術(shù)飛速發(fā)展的基石,也是連接數(shù)字世界與現(xiàn)實生活的橋梁。本文將帶您深入芯片制造的前道
    的頭像 發(fā)表于 01-08 11:48 ?1902次閱讀
    芯片制造的<b class='flag-5'>7</b>個前道<b class='flag-5'>工藝</b>

    消息稱臺積電3nm、5nm和CoWoS工藝漲價,即日起效!

    )計劃從2025年1月起對3nm、5nm先進制程和CoWoS封裝工藝進行價格調(diào)整。 先進制程2025年喊漲,最高漲幅20% 其中,對3nm、5nm
    的頭像 發(fā)表于 01-03 10:35 ?661次閱讀

    7納米工藝面臨的各種挑戰(zhàn)與解決方案

    本文介紹了7納米工藝面臨的各種挑戰(zhàn)與解決方案。 一、什么是7納米工藝? 在談?wù)?b class='flag-5'>7納米工藝之前,我
    的頭像 發(fā)表于 12-17 11:32 ?1453次閱讀

    深度解析安森美Treo平臺

    本文重點介紹了安森美(onsemi)Treo平臺的模擬性能。引入了PPA三角形概念來比較不同工藝技術(shù)之間的模擬關(guān)鍵指標。總體而言,本文將展示基于65nm BCD工藝技術(shù)的安森美 Tre
    的頭像 發(fā)表于 11-27 15:13 ?1528次閱讀
    深度解析安森美Treo<b class='flag-5'>平臺</b>

    安森美推出基于BCD工藝技術(shù)的Treo平臺

    近日,安森美(onsemi,納斯達克股票代號:ON)宣布推出Treo平臺,這是一個采用先進的65nm節(jié)點的BCD(Bipolar–CMOS-DMOS)工藝技術(shù)構(gòu)建的模擬和混合信號平臺。
    的頭像 發(fā)表于 11-12 11:03 ?941次閱讀

    銳成芯微推出基于8nm工藝的PVT Sensor IP

    近日,銳成芯微基于8nm工藝工藝、電壓、溫度傳感IP(PVT Sensor IP,下同)完成硅測試,驗證結(jié)果展現(xiàn)出了其優(yōu)異的性能,未來將為客戶在先進工藝
    的頭像 發(fā)表于 11-08 16:17 ?632次閱讀

    金線鍵合工藝技術(shù)詳解(69頁PPT)

    金線鍵合工藝技術(shù)詳解(69頁PPT)
    的頭像 發(fā)表于 11-01 11:08 ?2727次閱讀
    金線鍵合<b class='flag-5'>工藝技術(shù)</b>詳解(69頁PPT)

    所謂的7nm芯片上沒有一個圖形是7nm

    本身做過深入解釋和探討當(dāng)然,關(guān)于國產(chǎn)7nm工藝技術(shù)的具體來源細節(jié),我其實了解也不多,也不方便公開討論。但至少我覺得有必要寫些文字給非半導(dǎo)體制造行業(yè)的人士講解一下,一
    的頭像 發(fā)表于 10-08 17:12 ?826次閱讀
    所謂的<b class='flag-5'>7nm</b>芯片上沒有一個圖形是<b class='flag-5'>7nm</b>的