文章來源：學(xué)習(xí)那些事

原文作者：前路漫漫

本文主要講述什么是TSV工藝。

TSV工藝概述

2.5D/3D封裝技術(shù)作為當(dāng)前前沿的先進(jìn)封裝工藝，實現(xiàn)方案豐富多樣，會根據(jù)不同應(yīng)用需求和技術(shù)發(fā)展動態(tài)調(diào)整，涵蓋芯片減薄、芯片鍵合、引線鍵合、倒裝鍵合、TSV、塑封、基板、引線框架、載帶、晶圓級薄膜工藝等多種類型。部分工藝需根據(jù)2.5D/3D封裝的特定要求進(jìn)一步發(fā)展，例如3D封裝中的引線鍵合技術(shù)，對線弧高度、焊點尺寸等有了更高標(biāo)準(zhǔn)，需要工藝上的改良與創(chuàng)新。除TSV工藝外，本書已對多數(shù)相關(guān)技術(shù)進(jìn)行過介紹，受篇幅限制，本章僅重點講解TSV工藝技術(shù)。

與引線鍵合相比，TSV能大幅縮短互連線長度，降低信號傳輸延遲與損耗，提升信號傳輸速度與帶寬，同時減少功耗并縮小封裝體積，是實現(xiàn)多功能、高性能、高可靠性，以及更輕、更薄、更小的系統(tǒng)級封裝的有效手段之一。作為2.5D/3D封裝的核心技術(shù)，TSV與其他采用基板、薄膜布線等中介的3D封裝不同，芯片間通過導(dǎo)電通孔與焊料鍵合連接，熱失配程度小，互連長度更短。

TSV的3D封裝性能優(yōu)異且發(fā)展?jié)摿薮?，因此被稱為第四代封裝技術(shù)。20世紀(jì)80年代中期，垂直TSV中填充導(dǎo)體的概念已被明確提出，盡管當(dāng)時尚未實現(xiàn)。20世紀(jì)90年代中期，博世公司研發(fā)出深反應(yīng)離子刻蝕(DRIE)技術(shù)，使得在硅晶圓上刻蝕出垂直深孔成為可能。20世紀(jì)末，成功實現(xiàn)了用鎢或多晶硅導(dǎo)體填充的高深徑比TSV。2000年以來，深孔內(nèi)電鍍銅逐漸成為填充高深徑比TSV的主要方式。此后，晶圓鍵合、凸點制造、晶圓薄化及化學(xué)機(jī)械拋光等技術(shù)的進(jìn)步，進(jìn)一步推動了TSV封裝技術(shù)的完善。

TSV工藝流程

TSV技術(shù)本質(zhì)上屬于晶圓級制程，因此其制作可融入集成電路制造工藝的不同環(huán)節(jié)，具體可分為正面先通孔、正面中間通孔、正面后通孔及背面后通孔四種類型。

正面通孔指在晶圓的有源電路面鉆孔。正面先通孔技術(shù)是在初始硅襯底上先形成通孔，也就是在芯片前道制造工藝的有源層形成之前就完成通孔制作，此時TSV制作可在晶圓制造廠前端金屬互連工序前進(jìn)行。正面后通孔技術(shù)則是在芯片后道工藝完成后再制作通孔，該方案的顯著優(yōu)勢是無需改變現(xiàn)有集成電路的流程與設(shè)計，同時還能降低種子層沉積成本、縮短電鍍時間并提高產(chǎn)能，目前已有部分廠商在高端Flash和DRAM領(lǐng)域采用這一技術(shù)。當(dāng)TSV孔在CMOS與芯片后段制程(Back End of Line，BEOL)之間制作時，稱為正面中間通孔，其中BEOL指芯片制造的后段工序，始于單個器件完成后的第一層金屬互連，在晶圓制造廠內(nèi)完成。背面后通孔技術(shù)是在芯片或晶圓與另一晶圓鍵合后，再在背面鉆孔。

TSV制作的工藝流程具體如下：①在硅片上鉆制深孔，深度超過TSV的目標(biāo)厚度;②沉積介質(zhì)層;③在硅片表面及深孔內(nèi)沉積阻擋層、黏附層與種子金屬層;④通過電鍍銅或采用其他導(dǎo)電材料填充深孔;⑤利用化學(xué)機(jī)械拋光實現(xiàn)表面平坦化，并去除多余的種子金屬層;⑥通過磨削或刻蝕使銅層或通孔導(dǎo)電層暴露出來。

TSV技術(shù)的關(guān)鍵工藝

TSV的關(guān)鍵工藝包括晶圓減薄、通孔制作和鍵合等環(huán)節(jié)。

1. 減薄

TSV工藝對晶圓厚度要求嚴(yán)格，需控制在75μm以內(nèi);隨著TSV封裝密度提升與孔徑縮小，晶圓厚度還在不斷減小，因此晶圓減薄成為TSV工藝的關(guān)鍵環(huán)節(jié)之一。傳統(tǒng)封裝的減薄工藝通常只需將晶圓減至200~350μm，特殊封裝也僅需減至150~180μm，此時硅片仍有足夠厚度承受減薄過程中磨削造成的損傷與內(nèi)在應(yīng)力，且自身剛性便于搬送。但TSV工藝要求晶圓減薄至50μm以下，如何減少減薄損傷、實現(xiàn)柔性晶圓的穩(wěn)定搬送成為新的挑戰(zhàn)。傳統(tǒng)減薄工藝中，粗磨與精磨后殘留的表面損傷是導(dǎo)致硅片破碎的主要原因——磨削屬于物理損傷性工藝，通過物理施壓、損傷、破裂與移除過程去除硅材料。為消除這類表面損傷與應(yīng)力，行業(yè)嘗試了干法拋光、濕法拋光、干法刻蝕、濕法刻蝕等多種方法。目前業(yè)界的主流解決方案是采用一體化設(shè)備，將硅片的磨削、拋光、保護(hù)膜去除及劃片膜粘貼等工序整合在同一設(shè)備中，通過機(jī)械式搬送系統(tǒng)使硅片從磨削到粘貼劃片膜的全過程都被吸附在真空吸盤上，始終保持平整狀態(tài)。當(dāng)硅片粘貼到劃片膜上后，即使厚度薄于劃片膜，也會順應(yīng)膜的形狀保持平整，不再發(fā)生翹曲或下垂，從而解決了搬送難題。

2. 通孔

1) 鉆孔

晶圓鉆孔是TSV工藝的核心環(huán)節(jié)，目前主要采用干法刻蝕(又稱Bosch刻蝕)與激光刻蝕兩種方式。Bosch刻蝕工藝最初為MEMS技術(shù)開發(fā)，其特點是快速交替進(jìn)行硅去除(采用SF?等離子刻蝕)與側(cè)壁鈍化(采用CF?等離子沉積)過程。干法刻蝕速率可達(dá)50μm/min，深寬比能達(dá)到1:80，精度為亞微米級。

激光刻蝕無需掩膜，省去了光刻膠涂敷、曝光、顯影及去膠等工序。韓國三星公司已將該技術(shù)應(yīng)用于存儲器堆疊中。激光刻蝕的深寬比約為7:1，性能弱于干法刻蝕，更適合芯片上通孔數(shù)量較少的場景;若通孔數(shù)量超過10000個，采用光刻結(jié)合干法刻蝕的效率更高。此外，當(dāng)通孔尺寸縮小至10μm以下時，激光鉆孔能否進(jìn)一步縮小孔徑仍面臨挑戰(zhàn)。

2) 通孔絕緣

通孔絕緣通常通過CVD工藝沉積氧化物(SiO?)絕緣層，原料多采用硅烷或TEOS。若在芯片電路制造完成后進(jìn)行TSV絕緣與填充，為避免影響已完成的電路部分，需選擇適宜的沉積溫度。TEOS沉積的典型溫度為275~350℃，可獲得性能合適的功能性絕緣層;而對于CMOS圖像傳感器、存儲器等應(yīng)用，則要求更低的沉積溫度。目前，部分設(shè)備制造商已開發(fā)出低溫氧化物沉積技術(shù)，可在室溫下沉積薄膜作為TSV的高效有機(jī)絕緣層。

3) 阻擋層、種子層與填鍍

在銅通孔工藝中，通常采用濺射方式沉積TiN黏附/阻擋層與銅種子層。但對于深寬比大于4:1的通孔，傳統(tǒng)PVD直流磁控技術(shù)的臺階覆蓋效果欠佳，而基于離子化金屬等離子體(IMP)的PVD技術(shù)可實現(xiàn)孔側(cè)壁與底部銅種子層的均勻沉積。由于電鍍銅成本較低，種子層沉積后通常采用電鍍銅填充通孔。不過，TSV電鍍時，孔口因尖端效應(yīng)會聚集更多電力線，導(dǎo)致此處電流密度遠(yuǎn)高于孔內(nèi);若不使用添加劑，孔口沉積速率會遠(yuǎn)快于孔內(nèi)，加之孔內(nèi)銅離子交換困難，容易出現(xiàn)孔口填滿而孔內(nèi)未完全沉積的情況。因此，需通過添加劑調(diào)節(jié)孔底部、側(cè)壁與表面的電鍍沉積速率(抑制孔口沉積、增強(qiáng)底部沉積)，或采用周期反向脈沖電流電鍍，以實現(xiàn)通孔的完整填充。無空洞鍍銅填充耗時較長，會降低生產(chǎn)效率，這是TSV鍍銅填充面臨的問題。

3. TSV鍵合

TSV鍵合所采用的工藝包括金屬間鍵合技術(shù)與高分子黏結(jié)鍵合等。鍵合的核心目標(biāo)是讓芯片或元件之間形成穩(wěn)定的機(jī)械連接、電連接和熱傳導(dǎo)通道，將原本分立的芯片與元件整合為一個完整的封裝產(chǎn)品。

從鍵合過程的特點來看，金屬間鍵合主要分為熱壓鍵合和共晶鍵合兩類。例如，銅-銅鍵合采用熱壓鍵合方式，而銅錫、金錫等鍵合則屬于共晶鍵合。銅-銅熱壓鍵合的原理是：在真空環(huán)境或保護(hù)性氣氛中，對緊密貼合的兩個銅表面施加高溫和高壓，并保持足夠長的時間，使兩個鍵合面的銅原子充分?jǐn)U散，最終融合為一個整體，從而實現(xiàn)鍵合。不過，這種鍵合方式耗時較長，對工藝條件的要求也更為嚴(yán)苛。

近年來，低溫金屬鍵合成為封裝領(lǐng)域的研究熱點。研究人員希望找到一種能在較低溫度下形成良好電連接和機(jī)械結(jié)合，且反應(yīng)產(chǎn)物可耐受高溫的鍵合方式。銅-錫鍵合因其優(yōu)異的電學(xué)和熱學(xué)性能，以及較低的鍵合溫度(錫的熔點為232℃)而成為首選。銅-錫共晶鍵合過程中，低溫下金屬錫熔化形成液態(tài)，促使銅與錫充分接觸，加速兩者相互擴(kuò)散，快速生成亞穩(wěn)態(tài)高熔點金屬間化合物Cu?Sn?(熔點415℃)和穩(wěn)態(tài)化合物Cu?Sn(熔點676℃)，進(jìn)而完成鍵合。這種鍵合方式在多層堆疊時，能有效避免已鍵合部位因后續(xù)鍵合過程中的熱量而熔化，對三維封裝的可靠性至關(guān)重要。此外，由于錫焊料具有良好的形變能力，銅-錫鍵合對鍵合表面的平整度和潔凈度要求不高，即便表面存在一定起伏或微小顆粒，也能形成良好的鍵合。同時，液態(tài)錫能加快銅與錫的擴(kuò)散速度，使鍵合效率更高。隨著互連密度的提升，最新發(fā)展的混合鍵合技術(shù)也可能成為重要選擇。

TSV應(yīng)用發(fā)展情況

借助TSV技術(shù)可實現(xiàn)2.5D和3D封裝，這類封裝在當(dāng)前3D封裝方案中，在封裝密度和互連長度方面均具有明顯優(yōu)勢。因此，TSV的應(yīng)用進(jìn)展在一定程度上反映了3D封裝領(lǐng)域的前沿發(fā)展態(tài)勢。

1. CMOS圖像傳感器

2006年，東芝公司推出了全球首個集成TSV技術(shù)的產(chǎn)品——CMOS圖像傳感器(CIS)，并于2007年實現(xiàn)量產(chǎn)。性能提升與微型化是推動CIS發(fā)展的核心動力。搭載TSV的3D CMOS圖像傳感器，其發(fā)展歷程先后經(jīng)歷了正面成像(FSI)、背面成像(BSI)，再到混合3D堆疊BSI的階段。目前，CIS是TSV技術(shù)最大的應(yīng)用市場。

2. MEMS領(lǐng)域應(yīng)用

20世紀(jì)末，深反應(yīng)離子刻蝕技術(shù)開始應(yīng)用于MEMS領(lǐng)域，用于制造多晶硅TSV(如微懸臂梁、微機(jī)械超聲換能器陣列所用)，以及單晶硅TSV(如微引擎的二氧化硅溝槽隔離結(jié)構(gòu))。進(jìn)入21世紀(jì)后，多家MEMS制造商與代工廠陸續(xù)將慣性傳感器產(chǎn)品及相關(guān)制造服務(wù)推向商業(yè)化，其中就包含用于晶圓級真空封裝(WLVP)的氣隙隔離式硅TSV。與此同時，采用空心金屬TSV與WLVP技術(shù)的薄膜體聲波諧振器(FBAR)也實現(xiàn)商業(yè)化，廣泛應(yīng)用于無線通信領(lǐng)域。將TSV與WLVP技術(shù)整合到MEMS中后，封裝尺寸與成本可降至原來的1/10到1/5，這大大加速了近十年來MEMS在消費電子與移動電子領(lǐng)域的普及。2014年，博世公司開發(fā)出基于正面中間通孔TSV的集成MEMS傳感器并投入市場，該產(chǎn)品所用TSV為10μm×100μm的通孔(深徑比10:1)，通過銅電鍍制成，相比其他主流MEMS TSV集成封裝方案，顯著縮小了封裝的表面積與厚度。目前，MEMS已成為TSV技術(shù)的重要應(yīng)用領(lǐng)域。 3. 存儲器領(lǐng)域應(yīng)用

TSV技術(shù)能有效提升存儲器的容量與帶寬——借助高密度TSV垂直互連技術(shù)堆疊多個芯片，可顯著增強(qiáng)存儲器的容量與性能。主流存儲器制造商均已采用TSV 3D堆疊技術(shù)開發(fā)相關(guān)產(chǎn)品。2009年，三星公司推出基于TSV 3D封裝的8Gb 3D DDR3 DRAM，將待機(jī)功耗與工作功耗分別降低50%和25%，并通過300個TSV將I/O速率提升至1600Mb/s以上。2014年，該公司又發(fā)布采用TSV技術(shù)的16Gb 3D DDR4 SDRAM，其I/O速率達(dá)到2.4Gb/s，由4個芯片堆疊而成。

TSV技術(shù)在高帶寬存儲器(HBM)中也有重要應(yīng)用。HBM堆疊并未與CPU或GPU進(jìn)行物理集成，而是通過小間距高密度TSV轉(zhuǎn)接板實現(xiàn)互連。由于HBM具備接近芯片集成RAM的特性，因此擁有更快的速度與更高的帶寬，適用于對存儲器帶寬需求較高的場景。在高性能CPU/GPU應(yīng)用中，2.5D TSV轉(zhuǎn)接板作為平臺型技術(shù)發(fā)揮著關(guān)鍵作用。存儲器(尤其是HBM產(chǎn)品)借助TSV技術(shù)，帶寬得到大幅提升。2014年，海力士公司發(fā)布了采用29nm工藝與TSV技術(shù)的1.2V 8Gb 8通道高帶寬存儲器堆疊DRAM，帶寬達(dá)128GB/s。目前，存儲器是TSV技術(shù)的主要應(yīng)用市場之一。

三星3D DDR4 DRAM封裝

4. 其他領(lǐng)域應(yīng)用

功率電子、模擬電子及通信等領(lǐng)域同樣是TSV技術(shù)的重要應(yīng)用陣地。2021年，西安理工大學(xué)、西安電子科技大學(xué)與曼徹斯特大學(xué)的Fengjuan Wang團(tuán)隊，針對6G移動通信需求，提出并研制出基于TSV技術(shù)的三種五階超小型發(fā)夾式帶通濾波器。

TSV技術(shù)展望

隨著TSV技術(shù)的持續(xù)演進(jìn)，通孔尺寸不斷縮減，疊層中每層芯片的厚度也將進(jìn)一步減小。研究表明，當(dāng)硅片厚度減至5μm以下時，電路性能并不會出現(xiàn)明顯衰減?？梢灶A(yù)見，未來十幾年內(nèi)，傳統(tǒng)器件的發(fā)展將逐步觸及自身物理極限，后續(xù)突破難度可能大幅增加;而一維材料器件等新型器件目前仍停留在實驗室階段，難以實現(xiàn)大規(guī)模商業(yè)化落地。因此，在封裝層面持續(xù)提升集成度成為當(dāng)前關(guān)鍵，未來幾年硅通孔技術(shù)仍將是微電子行業(yè)的研究熱點。存儲器、邏輯電路、CMOS圖像傳感器等快速發(fā)展的芯片應(yīng)用領(lǐng)域?qū)SV的需求，將持續(xù)推動該技術(shù)的完善與升級。

此外，TSV技術(shù)還能實現(xiàn)不同類型芯片的異質(zhì)集成——例如，手機(jī)功率放大器多采用GaAs工藝，通過TSV技術(shù)可將GaAs電路鍵合在CMOS電路上，形成完整功能電路。不過，在快速發(fā)展的同時，3D封裝目前仍面臨諸多挑戰(zhàn)，可靠性、散熱、材料匹配、芯片測試等方面的問題仍需深入研究，以推動硅通孔技術(shù)的商業(yè)化進(jìn)程。