NVMe IP高速傳輸卻不依賴XDMA設(shè)計之四：系統(tǒng)控制模塊
系統(tǒng)控制模塊負(fù)責(zé)實現(xiàn) NVMe over PCI 邏輯加速引擎的控制功能， 其結(jié)構(gòu)如圖 1 所示。 用戶通過系統(tǒng)控制模塊實現(xiàn)對初始化功能、 隊列管理功能、 DMA 功能等主要功能的控制， 同時邏輯加速引擎的工作狀態(tài)也通過此模塊反饋給用戶。 系統(tǒng)控制模塊包含了初始化控制單元、 隊列控制單元、 DMA 控制單元和性能監(jiān)測單元。 在各控制單元和監(jiān)測單元中包含了多個寄存器組， 用戶可通過訪問寄存器組的方式實現(xiàn)功能的控制和狀態(tài)的監(jiān)測。 為方便用戶訪問這些寄存器組， 系統(tǒng)控制模塊采用 AXI4-Lite 總線作為接口， AXI4-Lite 接口具有低帶寬、 低延時、 低復(fù)雜度的特點， 采用該接口可以簡化設(shè)計邏輯和功耗， 同時作為標(biāo)準(zhǔn)協(xié)議接口可以更方便的集成到用戶環(huán)境。
圖1 NVMe over PCI 控制模塊結(jié)構(gòu)圖
更多博文鏈接：https://blog.csdn.net/tiantianuser/article/details/148995285
審核編輯 黃宇
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
PCI
+關(guān)注
關(guān)注
5文章
685瀏覽量
133650 -
控制模塊
+關(guān)注
關(guān)注
2文章
143瀏覽量
19642 -
nvme
+關(guān)注
關(guān)注
0文章
286瀏覽量
23703
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
NVMe高速傳輸之擺脫XDMA設(shè)計43：如何上板驗證？
1 所示。 外部接口主要有訪問系統(tǒng)控制模塊的ctrl_axi 接口， 進(jìn)行數(shù)據(jù)傳輸的 data_axi 接口， 與 PCIe 引腳連接的 PCIe 接口， 以及時鐘、 復(fù)位接口。 可選參數(shù)包括
發(fā)表于 10-30 18:10
NVMe高速傳輸之擺脫XDMA設(shè)計24： UVM 驗證包設(shè)計
。
Axi4_lite_agent 負(fù)責(zé)對接 AXI4-Lite 接口。 在 DUT 使用的三個接口中， AXI4-Lite接口用于連接系統(tǒng)控制模塊， 實現(xiàn)系統(tǒng)控制功能， 所以激勵的添加主要通過 AXI4-Lite接口。 在
發(fā)表于 08-29 14:33
NVMe高速傳輸之擺脫XDMA設(shè)計17：PCIe加速模塊設(shè)計
PCIe加速模塊負(fù)責(zé)實現(xiàn)PCIe傳輸層任務(wù)的處理，同時與NVMe層進(jìn)行任務(wù)交互。PCIe加速模塊按照請求發(fā)起方分為請求模塊和應(yīng)答
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之九：隊列管理模塊（上）
這是采用PCIe設(shè)計NVMe，并非調(diào)用XDMA方式，后者在PCIe4.0時不大方便，故團(tuán)隊直接采用PCIe設(shè)計，結(jié)合UVM驗證加快設(shè)計速度。 隊列管理模塊采用隊列的存儲與控制分
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之八：系統(tǒng)初始化
采用XDMA是許多人常用xilinx庫實現(xiàn)NVMe或其他傳輸的方法。但是，XDMA介紹較少，在高速存儲設(shè)計時，尤其是PCIe4.0模式下，較
NVMe高速傳輸之擺脫XDMA設(shè)計之七:系統(tǒng)初始化
完成后， 可以進(jìn)入 NVMe 初始化狀態(tài)， NVMe 初始化也由用戶通過系統(tǒng)控制模塊啟動。 當(dāng) NVMe 初始化正常完成后，
發(fā)表于 07-04 09:14
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之六：性能監(jiān)測單元設(shè)計
性能監(jiān)測單元負(fù)責(zé)監(jiān)測 NVMe over PCIe 邏輯加速引擎的運(yùn)行狀態(tài)和統(tǒng)計信息， 包括復(fù)位后
運(yùn)行時間信息、 NVMe 指令數(shù)量統(tǒng)計信息、 數(shù)據(jù)操作數(shù)量統(tǒng)計信息、 IOPS 性能統(tǒng)計
信息、 指令延遲統(tǒng)計信息等。
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之五：DMA 控制單元設(shè)計
DMA 控制單元負(fù)責(zé)控制 DMA 傳輸事務(wù)， 該單元承擔(dān)了 DMA 事務(wù)到 NVMe 事務(wù)的轉(zhuǎn)換任務(wù)， 使用戶對數(shù)據(jù)傳輸事務(wù)的
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之五：DMA 控制單元設(shè)計
DMA 控制單元負(fù)責(zé)控制 DMA 傳輸事務(wù)， 該單元承擔(dān)了 DMA 事務(wù)到 NVMe 事務(wù)的轉(zhuǎn)換任務(wù)， 使用戶對數(shù)據(jù)傳輸事務(wù)的
發(fā)表于 07-02 19:45
NVMe IP高速傳輸擺脫XDMA設(shè)計之四：系統(tǒng)控制模塊設(shè)計
系統(tǒng)控制模塊負(fù)責(zé)實現(xiàn) NVMe over PCI 邏輯加速引擎的控制功能， 其結(jié)構(gòu)如圖 1 所示。 用戶通過系統(tǒng)控制
發(fā)表于 06-29 18:07
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之三：系統(tǒng)架構(gòu)
所設(shè)計的新系統(tǒng)架構(gòu)中，Nvme over PCIe IP通過 PCIe 3.0x4 接口連接 NVMe固態(tài)硬盤， 并提供 AXI4-Lite 接口用于
NVMe IP高速傳輸卻不依賴便利的XDMA設(shè)計之三：系統(tǒng)架構(gòu)
NVMe
固態(tài)硬盤， 并提供 AXI4-Lite 接口用于系統(tǒng)控制， 以及 AXI4 接口用于數(shù)據(jù)傳輸。 在該IP內(nèi)部， 根據(jù)功能劃分為系統(tǒng)控制
發(fā)表于 06-29 17:42
NVMe IP高速傳輸卻不依賴XDMA設(shè)計之二：PCIe讀寫邏輯
應(yīng)答模塊的具體任務(wù)是接收來自PCIe鏈路上的設(shè)備的TLP請求，并響應(yīng)請求。由于基于PCIe協(xié)議的NVMe數(shù)據(jù)傳輸只使用PCIe協(xié)議的存儲器讀請求TLP和存儲器寫請求TLP，應(yīng)答模塊分別
工商網(wǎng)監(jiān)
評論