文章來源：半導體與物理

原文作者：jjfly686

本文介紹了銅對芯片制造中的重要作用和加工工藝。

在指甲蓋大小的芯片上，數(shù)百億晶體管需要通過比頭發(fā)絲細千倍的金屬線連接。當制程進入130納米節(jié)點時，傳統(tǒng)鋁互連已無法滿足需求——而銅（Cu）的引入，如同一場納米級的“金屬革命”，讓芯片性能與能效實現(xiàn)質的飛躍。

一、為什么是銅？——鋁互連的三大困局

1997年IBM首次將銅引入芯片制造前，鋁（Al）統(tǒng)治互連領域30年，但納米時代暴露其致命缺陷：

鋁的潰敗：130 nm節(jié)點中，鋁線電阻占RC延遲的70%，芯片頻率卡在1 GHz；電流密度>10? A/cm2時，鋁原子被電子“吹走”，導線斷裂。

二、銅互連的制造奧秘：雙大馬士革工藝

銅無法直接刻蝕，工程師發(fā)明了雙大馬士革工藝（Dual Damascene）：

工藝流程（以5 nm節(jié)點為例）：

1. 介質層刻槽：

在Low-k材料上光刻，刻蝕出導線溝槽和通孔）；

2. 原子級防護：

沉積2 nm鉭（Ta）阻擋層（防銅擴散）；沉積1 nm釕（Ru）種子層（增強附著力）；

3. 超填充電鍍：

銅電鍍液（CuSO? + 添加劑）中通電，實現(xiàn)自底向上填充；

4. 化學機械拋光：

兩步拋光：先磨平銅層，再精拋阻擋層，表面起伏<0.3 nm。

三、銅在芯片中的核心作用

1. 全局互連的“電流大動脈”

高層厚銅線（M8-M10層）：厚度1-3 μm，傳輸時鐘/電源信號（電流>10 mA）；1100℃退火后晶粒>1 μm。

2. 局部互連的“納米導線”

低層銅線（M1-M3層）：線寬10-20 nm，連接相鄰晶體管；鈷包裹銅技術抑制電遷移。

3. 三維堆疊的“垂直電梯”

硅通孔（TSV）：直徑5 μm深100 μm的銅柱連接上下芯片；熱膨脹匹配設計，避免應力開裂。