賽靈思的UltraScale架構(gòu) - 業(yè)界首款A(yù)SIC級(jí)可編程架構(gòu)
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1659文章
22364瀏覽量
632983 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133281 -
Xilinx
+關(guān)注
關(guān)注
73文章
2195瀏覽量
130549 -
可編程
+關(guān)注
關(guān)注
2文章
1321瀏覽量
41413 -
UltraScale
+關(guān)注
關(guān)注
0文章
126瀏覽量
32267
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
基于六邊形波導(dǎo)網(wǎng)格架構(gòu)實(shí)現(xiàn)可編程光子技術(shù)
硅基光電子技術(shù)的發(fā)展催生了可編程光電子集成芯片的誕生，這類芯片可以通過軟件重新配置來實(shí)現(xiàn)多種應(yīng)用功能，而無(wú)需重新流片制造。比利時(shí)根特大學(xué)和IMEC的研究人員展示了一種六邊形波導(dǎo)網(wǎng)格架構(gòu)，在環(huán)形諧振器
Zynq全可編程片上系統(tǒng)詳解
Zynq 是由賽靈思(Xilinx，現(xiàn)為 AMD 的一部分)推出的一系列全可編程片上系統(tǒng)。它的革命性創(chuàng)新在于，它不是傳統(tǒng)的 FPGA，也不是傳統(tǒng)的處理器，而是將高性能的 ARM Cor
汽車級(jí)PSoC? 4：PSoC? 4100S 家族片上可編程系統(tǒng)深度解析
汽車級(jí)PSoC? 4：PSoC? 4100S 家族片上可編程系統(tǒng)深度解析 在汽車電子應(yīng)用日益豐富的今天，對(duì)可編程嵌入式系統(tǒng)控制器的需求也越來越高。PSoC? 4100S 家族作為一款符
AMD UltraScale架構(gòu)：高性能FPGA與SoC的技術(shù)剖析
AMD UltraScale架構(gòu)：高性能FPGA與SoC的技術(shù)剖析 在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，高性能FPGA和MPSoC/RFSoC的需求日益增長(zhǎng)。AMD的UltraScale架構(gòu)憑借其創(chuàng)
思爾芯邀您共聚 FPT 2025，賦能可編程技術(shù)新未來
技術(shù)先鋒，再啟新程！思爾芯將亮相12月2日至5日的2025年國(guó)際現(xiàn)場(chǎng)可編程技術(shù)大會(huì)（FPT），與全球頂尖專家學(xué)者及行業(yè)伙伴，共同探索可編程技術(shù)的前沿發(fā)展與應(yīng)用創(chuàng)新。FPT是亞太地區(qū)最具影響力的現(xiàn)場(chǎng)
易靈思Sapphire SoC中RISC-V平臺(tái)級(jí)中斷控制器深度解析
隨著 RISC -V處理器在 FPGA 領(lǐng)域的廣泛應(yīng)用，易靈思 FPGA 的 Sapphire RISC-V 內(nèi)核憑借軟硬核的靈活支持，為開發(fā)者提供多樣選擇。本文深入探討 Sapphire SoC 中 RISC - V 平臺(tái)級(jí)
LMK3H0102無(wú)基準(zhǔn)可編程時(shí)鐘發(fā)生器
LMK3H0102是德州儀器（TI）推出的無(wú)基準(zhǔn)可編程時(shí)鐘發(fā)生器，采用BAW（體聲波）諧振器技術(shù)，無(wú)需外部晶體即可實(shí)現(xiàn)高精度時(shí)鐘輸出，支持2差分/5單端輸出配置，可全面滿足PCIe Gen1-6
發(fā)表于 11-04 09:33
泰克EA直流可編程電源串聯(lián)技術(shù)助力800V電動(dòng)汽車高壓架構(gòu)加速落地
泰克EA直流可編程電源串聯(lián)技術(shù)助力800V電動(dòng)汽車高壓架構(gòu)加速落地
可編程SLIC語(yǔ)音芯片哪家好？
呢？賽思電子科技無(wú)疑是其中的佼佼者。賽思電子科技作為國(guó)內(nèi)知名的數(shù)?；旌闲酒瑥S商，在可編程SLIC語(yǔ)音芯片領(lǐng)域展現(xiàn)出了強(qiáng)大的實(shí)力。其推出的AS
PA-124-H-L-5可編程步進(jìn)衰減器RLC Electronics
是一款 0-15 dB、DC-5 GHz 可編程步進(jìn)衰減器，具有1 dB 步長(zhǎng)、28 伏線圈和脈沖閉鎖。PA-124-H-L-5可編程步進(jìn)衰減器作為一款專業(yè)
發(fā)表于 05-27 09:01
Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析
Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu)，相比7系列的28nm工藝，Ult
EM儲(chǔ)能網(wǎng)關(guān) ZWS智慧儲(chǔ)能云應(yīng)用(11) — 一級(jí)架構(gòu) 主從架構(gòu)
不同。為了適配用戶面臨的復(fù)雜現(xiàn)場(chǎng)環(huán)境，滿足更深層次的管理和維護(hù)需求，ZWS智慧儲(chǔ)能云平臺(tái)支持兩種架構(gòu)：一級(jí)架構(gòu)和主從架構(gòu)。一級(jí)
DS1124 5.0V、8位可編程延時(shí)電路技術(shù)手冊(cè)
DS1124是一款功能與DS1021-25類似的8位可編程定時(shí)元件?？梢酝ㄟ^3線串行接口編程256級(jí)延時(shí)間隔。DS1124具有0.25ns的步進(jìn)，可以提供20ns至高達(dá)84ns延時(shí)，積
可編程電子負(fù)載的原理及主要應(yīng)用
可編程電子負(fù)載是電源測(cè)試領(lǐng)域的關(guān)鍵設(shè)備，能夠模擬真實(shí)負(fù)載條件并動(dòng)態(tài)調(diào)整參數(shù)，為電源、電池、新能源設(shè)備等提供性能驗(yàn)證。源儀電子基于20年行業(yè)經(jīng)驗(yàn)，開發(fā)了可編程直流電子負(fù)載系列，涵蓋高精度測(cè)試、動(dòng)態(tài)響應(yīng)及多通道控制功能，滿足從研發(fā)到量產(chǎn)的全流程測(cè)試需求。
CPLD 與 ASIC 的比較
在數(shù)字電子領(lǐng)域，CPLD和ASIC是兩種廣泛使用的集成電路技術(shù)。它們各自有著獨(dú)特的優(yōu)勢(shì)和局限性，適用于不同的應(yīng)用場(chǎng)景。 1. 定義與基本原理 1.1 CPLD（復(fù)雜可編程邏輯器件） CPLD是一種
工商網(wǎng)監(jiān)
評(píng)論