全新 Innovator3D IC 套件憑借算力、性能、合規(guī)性及數(shù)據(jù)完整性分析能力，幫助加速設計流程

Calibre 3DStress 可在設計流程的各個階段對芯片封裝交互作用進行早期分析與仿真

西門子數(shù)字化工業(yè)軟件日前宣布為其電子設計自動化 (EDA) 產(chǎn)品組合新增兩大解決方案，助力半導體設計團隊攻克 2.5D/3D 集成電路 (IC) 設計與制造的復雜挑戰(zhàn)。

西門子數(shù)字化工業(yè)軟件和西門子 EDA 首席執(zhí)行官Mike Ellow：“西門子全新的 Innovator3D IC 解決方案套件能夠助力 IC 設計師高效完成異構集成 2.5D/3D IC設計的創(chuàng)建、仿真與管理。此外，新的 Calibre 3DStress 軟件借助先進熱-機械分析技術，可在晶體管級確定應力對電氣性能的影響。這些解決方案協(xié)同作用，能夠顯著降低下一代復雜 2.5D/3D IC 設計的風險，并提升設計效率、良率及可靠性。”

通過由 Calibre 3DStress 賦能、由 Innovator3D IC驅(qū)動的應力感知多物理場分析方案，西門子能夠幫助客戶進一步攻克 3D IC 設計中的復雜性與風險挑戰(zhàn)。這些能力能夠幫助客戶有效消除傳統(tǒng)設計周期中的復雜性障礙，在提升生產(chǎn)力的同時滿足嚴苛的設計時限要求。

Innovator3D IC 解決方案套件

西門子的Innovator3D IC 解決方案套件為異構設計的規(guī)劃與集成、基底/中介層實現(xiàn)、接口協(xié)議合規(guī)性分析及設計和 IP 的數(shù)據(jù)管理提供了快速且可預測的實現(xiàn)路徑。

該套件基于 AI 賦能的用戶體驗，具備強大的多線程與多核處理能力，可為 500 多萬管腳的設計提供優(yōu)化的性能。該套件包含：Innovator3D IC Integrator——可通過統(tǒng)一數(shù)據(jù)模型構建數(shù)字孿生的整合集成環(huán)境，以用于設計規(guī)劃、原型驗證及預測分析；

Innovator3D IC Layout 解決方案

——用于“設計即正確”封裝中介層與基底實現(xiàn)

Innovator3D IC Protocol Analyzer

——用于芯粒間及裸片間接口合規(guī)性分析

Innovator3D IC Data Management

——用于設計和設計數(shù)據(jù) IP 的在研管理

Calibre 3DStress

隨著 2.5D/3D IC 架構的裸片厚度降低及封裝工藝溫度升高，IC 設計師們逐漸意識到在裸片研發(fā)時已通過驗證和測試的設計在封裝回流后往往不再符合規(guī)格。

Calibre 3DStress 正是針對這一挑戰(zhàn)而推出，其支持在 3D IC 封裝場景下對熱機械應力及翹曲進行晶體管級精確分析、驗證與調(diào)試，使芯片設計師能夠在開發(fā)早期評估芯片封裝交互作用對設計功能的影響。這種前瞻性分析不僅可預防后期失效，還能優(yōu)化設計以提升性能與耐用性。

基于 2024 年推出的Calibre 3DThermal，Calibre 3DStress 擴展了多物理場解決方案，大幅降低熱機械影響，并在設計早期提供設計與電氣行為的可視化分析。有別于封裝級應力分析工具，Calibre 3DStress 可唯獨實現(xiàn)晶體管級應力檢測，驗證封裝工藝與成品功能是否會導致電路性能下降。

Calibre 3DStress 是西門子 3D IC 多物理場軟件產(chǎn)品組合的重要組成，也是西門子 IC 數(shù)字孿生與半導體開發(fā)工作流程的基礎模塊。該方案創(chuàng)新性地將行業(yè)標準 Calibre 物理驗證功能與本地高級機械解算器結(jié)合，實現(xiàn) IC 結(jié)構與材料的應力評估。

客戶采用西門子 3D IC 設計技術的體驗

Chipletz 首席執(zhí)行官Bryan Black：“2023 年我們就已采用西門子技術應對先進平臺解決方案的復雜設計與集成挑戰(zhàn)。Innovator3D IC 解決方案在我們?yōu)?a target="_blank">人工智能和高性能計算數(shù)據(jù)中心提供高性能解決方案方面發(fā)揮了至關重要的作用。”

STMicroelectronics APMS 中央研發(fā)高級總監(jiān)Sandro Dalle Feste：“西門子 EDA 的 Calibre 3DStress 工具可綜合分析 3D IC 架構相關的組件、材料及工藝復雜性，并實現(xiàn)精確的 IP 級應力分析。借助該工具，ST 已實現(xiàn)早期設計規(guī)劃與 signoff 流程，并能對 3D IC 封裝內(nèi) IP 級應力導致的潛在電氣失效進行精確建模。這一方案為我們提升了產(chǎn)品可靠性與質(zhì)量，同時縮短了上市周期，實現(xiàn)了 ST 與客戶的雙贏?！?/p>