在開始芯片測(cè)試流程之前應(yīng)先充分了解芯片的工作原理。要熟悉它的內(nèi)部電路,主要參數(shù)指標(biāo),各個(gè)引出線的作用及其正常電壓。
芯片很敏感,所以測(cè)試的時(shí)候要注意不要引起引腳之間的短路,任何一瞬間的短路都能被捕捉到,從而造成芯片燒壞。本篇文章納米軟件小編將帶大家全方位了解IC芯片測(cè)試流程及IC芯片自動(dòng)化測(cè)試平臺(tái)。
1、晶圓測(cè)試(wafertest)
是在晶圓從晶圓廠生產(chǎn)出來后,切割減薄之前的測(cè)試。其設(shè)備通常是測(cè)試廠商自行開發(fā)制造或定制的,一般是將晶圓放在測(cè)試平臺(tái)上,用探針探到芯片中事先確定的測(cè)試點(diǎn),探針上可以通過直流電流和交流信號(hào),可以對(duì)其進(jìn)行各種電氣參數(shù)測(cè)試。
2、芯片測(cè)試(chiptest)
是在晶圓經(jīng)過切割、減薄工序,成為一片片獨(dú)立的chip之后的測(cè)試。其設(shè)備通常是測(cè)試廠商自行開發(fā)制造或定制的,一般是將晶圓放在測(cè)試平臺(tái)上,用探針探到芯片中事先確定的測(cè)試點(diǎn),探針上可以通過直流電流和交流信號(hào),可以對(duì)其進(jìn)行各種電氣參數(shù)測(cè)試。
chiptest和wafertest設(shè)備Z主要的區(qū)別是因?yàn)楸粶y(cè)目標(biāo)形狀大小不同因而夾具不同。
3、封裝測(cè)試(packagetest)
packagetest是在芯片封裝成成品之后進(jìn)行的測(cè)試。由于芯片已經(jīng)封裝,所以不再需要無塵室環(huán)境,測(cè)試要求的條件大大降低。
通常包含測(cè)試各種電子或光學(xué)參數(shù)的傳感器,但通常不使用探針探入芯片內(nèi)部(多數(shù)芯片封裝后也無法探入),而是直接從管腳連線進(jìn)行測(cè)試。由于packagetest無法使用探針測(cè)試芯片內(nèi)部,因此其測(cè)試范圍受到限制,有很多指標(biāo)無法在這一環(huán)節(jié)進(jìn)行測(cè)試。
不同芯片適用的測(cè)試
對(duì)于芯片面積大、良率高、封裝成本低的芯片,通常可以不進(jìn)行wafertest,而芯片面積小、良率低、封裝成本高的芯片,Z好將很多測(cè)試放在wafertest環(huán)節(jié),及早發(fā)現(xiàn)不良品,避免不良品混入封裝環(huán)節(jié),無謂地增加封裝成本。
芯片的測(cè)試過程
芯片測(cè)試的過程是將封裝后的芯片置于各種環(huán)境下測(cè)試其電氣特性,如消耗功率、運(yùn)行速度、耐壓度等。
經(jīng)測(cè)試后的芯片,依其電氣特性劃分為不同等級(jí)。而特殊測(cè)試則是根據(jù)客戶特殊需求的技術(shù)參數(shù),從相近參數(shù)規(guī)格、品種中拿出部分芯片,做有針對(duì)性的專門測(cè)試,看是否能滿足客戶的特殊需求,以決定是否須為客戶設(shè)計(jì)專用芯片。
經(jīng)一般測(cè)試合格的產(chǎn)品貼上規(guī)格、型號(hào)及出廠日期等標(biāo)識(shí)的標(biāo)簽并加以包裝后即可出廠。而未通過測(cè)試的芯片則視其達(dá)到的參數(shù)情況定作降級(jí)品或廢品。
IC測(cè)試的設(shè)備,由于IC的生產(chǎn)量通常非常巨大,因此像萬用表、示波器一類手工測(cè)試儀器是一定不能勝任的,目前的測(cè)試設(shè)備通常都是全自動(dòng)化、多功能組合測(cè)量裝置,并由程序控制,你基本上可以認(rèn)為這些測(cè)試設(shè)備就是一臺(tái)測(cè)量專用工業(yè)機(jī)器人。
芯片自動(dòng)化測(cè)試平臺(tái)
市面上芯片自動(dòng)化測(cè)試系統(tǒng)五花八門,目前上市面上使用比較多的如ATECLOUD芯片自動(dòng)測(cè)試平臺(tái)。
使用ATECLOUD芯片自動(dòng)測(cè)試系統(tǒng)整個(gè)過程只需1.5~2分鐘即可完成芯片諸多參數(shù)的測(cè)試,而采集數(shù)據(jù)與報(bào)告導(dǎo)出只需15秒即可完成,相比人工手動(dòng)測(cè)試和記錄報(bào)告效率提升50-100倍,同時(shí)只需一個(gè)懂儀器操作的人員即可完成測(cè)試,極大節(jié)省了人力成本。
本文內(nèi)容源于【IC測(cè)試之家】
-
集成電路
+關(guān)注
關(guān)注
5445文章
12449瀏覽量
372484 -
晶圓
+關(guān)注
關(guān)注
53文章
5342瀏覽量
131624 -
芯片測(cè)試
+關(guān)注
關(guān)注
6文章
155瀏覽量
21083
原文標(biāo)題:深入掌握 IC 芯片的測(cè)試全過程
文章出處:【微信號(hào):閃德半導(dǎo)體,微信公眾號(hào):閃德半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
電機(jī)驅(qū)動(dòng)與控制專用集成電路及應(yīng)用
集成電路測(cè)試中的關(guān)鍵角色:MEDER超微型繼電器
中國(guó)集成電路大全 接口集成電路
科研分享|智能芯片與異構(gòu)集成電路電磁兼容問題
硅集成電路技術(shù)的優(yōu)勢(shì)與挑戰(zhàn)
集成電路為什么要封膠?
集成電路工藝中的金屬介紹
探索集成電路的奧秘
集成電路新突破:HKMG工藝引領(lǐng)性能革命
集成電路制造中良率損失來源及分類
聚焦集成電路IC:掀起電子浪潮的 “芯片風(fēng)暴”
集成電路封裝的發(fā)展歷程
集成電路電磁兼容性及應(yīng)對(duì)措施相關(guān)分析(三)集成電路ESD 測(cè)試與分析
集成電路電磁兼容性及應(yīng)對(duì)措施相關(guān)分析(三)—集成電路ESD 測(cè)試與分析

集成電路芯片的測(cè)試分類
評(píng)論