聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618699 -
Altera
+關(guān)注
關(guān)注
37文章
805瀏覽量
156076 -
計(jì)數(shù)器
+關(guān)注
關(guān)注
32文章
2291瀏覽量
96436 -
DIY
+關(guān)注
關(guān)注
176文章
894瀏覽量
353341
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
怎么實(shí)現(xiàn)基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)?
怎么實(shí)現(xiàn)基于單片機(jī)和FPGA的多功能計(jì)數(shù)器的設(shè)計(jì)?
發(fā)表于 05-14 06:57
如何利用shineblink core開發(fā)板實(shí)現(xiàn)對連續(xù)方波脈沖的計(jì)數(shù)功能?
如何利用shineblink core開發(fā)板實(shí)現(xiàn)對連續(xù)方波脈沖的計(jì)數(shù)功能?
發(fā)表于 10-26 06:07
60進(jìn)制計(jì)數(shù)器
60進(jìn)制計(jì)數(shù)器,由于24進(jìn)制、60進(jìn)制計(jì)數(shù)器均由集成計(jì)數(shù)器級聯(lián)構(gòu)成,且都包含有基本的
發(fā)表于 06-30 00:00
?1.7w次閱讀

基于FPGA的PWM計(jì)數(shù)器改進(jìn)設(shè)計(jì)
簡單改變FPGA計(jì)數(shù)器規(guī)格使作為DAC功能PWM計(jì)數(shù)器的紋波降低。
發(fā)表于 04-06 11:11
?2094次閱讀

HL開發(fā)板配套的分頻器(計(jì)數(shù)器實(shí)現(xiàn))C語言資料
HL開發(fā)板配套C實(shí)驗(yàn)例程100例之分頻器1(計(jì)數(shù)器實(shí)現(xiàn)),很好的單片機(jī)C語言資料。
發(fā)表于 09-01 09:28
?4次下載

采用FPGA DIYK開發(fā)板控制模為60的計(jì)數(shù)器數(shù)碼管動態(tài)顯示
FPGA diy作業(yè)實(shí)現(xiàn)模為60的計(jì)數(shù)器數(shù)碼管動態(tài)顯
采用FPGA DIY開發(fā)板實(shí)現(xiàn)數(shù)碼管動態(tài)顯示60計(jì)數(shù)
asean的 FPGA DIY 數(shù)碼管動態(tài)顯示60計(jì)數(shù)視頻
采用 FPGA DIY 開發(fā)板設(shè)計(jì)一個模為60的計(jì)數(shù)器
設(shè)計(jì)一個摸為60的計(jì)數(shù)器,計(jì)數(shù)結(jié)果動態(tài)顯示在兩個數(shù)碼管上

DIY步行步數(shù)計(jì)數(shù)器
電子發(fā)燒友網(wǎng)站提供《DIY步行步數(shù)計(jì)數(shù)器.zip》資料免費(fèi)下載
發(fā)表于 11-18 09:47
?4次下載

基于FPGA的十進(jìn)制計(jì)數(shù)器
本方案是一個基于 FPGA ?的十進(jìn)制計(jì)數(shù)器。共陽極 7 段顯示器上的 0 到 9 十進(jìn)制計(jì)數(shù)器,硬件在 Xilinx Spartan 6 FPGA
發(fā)表于 12-20 14:52
?4次下載
評論