文章來源：學(xué)習(xí)那些事

原文作者：前路漫漫

本文介紹了3D封裝的優(yōu)勢(shì)、結(jié)構(gòu)類型與特點(diǎn)。

3D 封裝的優(yōu)勢(shì)與發(fā)展背景

近年來，隨著移動(dòng)通信和便攜式智能設(shè)備需求的飛速增長(zhǎng)及性能的不斷提升，對(duì)半導(dǎo)體集成電路性能的要求日益提高。然而，當(dāng)集成電路芯片特征尺寸持續(xù)縮減至幾十納米，乃至最新量產(chǎn)的 5nm 和 3nm 時(shí)，摩爾定律的進(jìn)一步發(fā)展遭遇瓶頸。傳統(tǒng) 2D 封裝因互連長(zhǎng)度較長(zhǎng)，在速度、能耗和體積上難以滿足市場(chǎng)需求。在此情況下，基于轉(zhuǎn)接板技術(shù)的 2.5D 封裝，以及基于引線互連和 TSV 互連的 3D 封裝等應(yīng)運(yùn)而生，并迅速發(fā)展起來。

3D 封裝采用與 2D 封裝不同的橫向互連方式，縮短了互連長(zhǎng)度，具有諸多優(yōu)勢(shì)：

（1）能有效利用立體空間，提高封裝密度，減小封裝體積。封裝向 Z 方向發(fā)展，節(jié)省了 XY 平面的封裝面積，與傳統(tǒng)封裝相比，采用 3D 技術(shù)可使尺寸縮小，質(zhì)量減為原來的 1/50-1/40。

（2）可集成多種芯片和微電子機(jī)械系統(tǒng)（MEMS）器件等，有利于實(shí)現(xiàn)多功能、更大規(guī)模的集成。

（3）縮短了引線長(zhǎng)度，降低了寄生電容和電感，提高了信號(hào)傳輸速度。

（4）寄生電容和電感的降低在提升性能的同時(shí)，進(jìn)一步降低了能耗。

（5）節(jié)省了封裝、組裝及系統(tǒng)所需的材料。

3D 封裝的結(jié)構(gòu)類型與特點(diǎn)

從互連結(jié)構(gòu)來看，3D 封裝可分為封裝堆疊、芯片堆疊、芯片埋入、封裝內(nèi)封裝、雙面封裝、通過轉(zhuǎn)接板互連等基本實(shí)現(xiàn)形式。這些基本形式可以組合，例如堆疊的封裝內(nèi)某個(gè)封裝體內(nèi)部可由多個(gè)芯片堆疊，其封裝基板內(nèi)也可埋入芯片。

1.封裝堆疊

封裝堆疊包括引線框架堆疊、無引腳陶瓷片式載體堆疊、TAB 引線堆疊、基于焊球互連的堆疊 BGA、柔性載帶折疊封裝、側(cè)面圖形互連堆疊等形式。

高密度 3D 堆疊最適用于內(nèi)存，或底部有高 I/O 數(shù)器件（微處理器、DSP、ASIC）的內(nèi)存。

封裝堆疊的優(yōu)點(diǎn)是單層封裝經(jīng)過測(cè)試，有助于提高 3D 封裝的良率，且基于現(xiàn)有封裝平臺(tái)較易實(shí)現(xiàn)。封裝堆疊對(duì)單層封裝的要求是厚度較薄，若采用回流方式堆疊，封裝需能承受多次回流的高溫。

由于封裝堆疊需要單個(gè)芯片的完整封裝，因此在封裝過程中并未節(jié)約成本。

對(duì)于周邊引腳類型封裝，堆疊后信號(hào)仍需繞經(jīng)封裝邊緣進(jìn)行互連，其信號(hào)路徑縮短的效果比芯片堆疊等形式差。

2.芯片堆疊

芯片堆疊是指在單個(gè)封裝體內(nèi)部堆疊多顆芯片。其互連方式主要有基于焊線的堆疊、基于倒裝 + 焊線的堆疊、基于硅通孔的芯片堆疊、薄芯片集成、芯片堆疊后埋入等。

芯片堆疊面臨的主要挑戰(zhàn)是芯片良率和熱管理?！耙阎己玫男酒?比封裝體測(cè)試更困難，且封裝堆疊的產(chǎn)熱密度更高。

手機(jī)和其他便攜式產(chǎn)品中的多個(gè)芯片堆疊已大量生產(chǎn)，堆疊芯片的數(shù)量也呈上升趨勢(shì)。隨著芯片變薄，堆疊芯片封裝的厚度并不比傳統(tǒng)單芯片封裝厚。與單獨(dú)封裝后再互連相比，芯片堆疊縮短了信號(hào)路徑長(zhǎng)度。

3.芯片埋入

芯片埋入是指將芯片嵌入封裝基板結(jié)構(gòu)內(nèi)部，可通過模壓或塑封等方式實(shí)現(xiàn)。

模壓芯片埋入的具體工藝過程與 FOWLP 工藝相同。層壓工藝本文不做介紹。塑封芯片埋入采用環(huán)氧樹脂模塑料對(duì)芯片進(jìn)行包封，通常用模壓成型工藝進(jìn)行塑封，模壓芯片埋入后通過再布線、扇出通孔（TIV）實(shí)現(xiàn)垂直互連。層壓工藝中使用半固化片，層壓工藝芯片埋入后通過激光鉆孔和布線工藝實(shí)現(xiàn)垂直互連。采用埋入方式能進(jìn)一步提高封裝的集成度，縮小封裝尺寸，大幅縮短互連尺寸并提升器件性能。

4.封裝內(nèi)封裝

封裝的成品率與已知良好芯片的測(cè)試結(jié)果密切相關(guān)。封裝內(nèi)封裝（Package in Package，PiP）是把經(jīng)過預(yù)測(cè)試的封裝整合到 3D 堆疊結(jié)構(gòu)中的技術(shù)。頂部封裝與底部封裝基板的連接采用導(dǎo)線鍵合的方式。2004 年，F(xiàn)lynn Carson 與 Young-Cheol Kim 曾提出 PiP 形式的 3D 封裝結(jié)構(gòu)，其做法是將兩個(gè)已完成測(cè)試的封裝進(jìn)行堆疊，上層封裝背面的焊盤與下層封裝基板上的焊盤通過焊線實(shí)現(xiàn)互連，之后再進(jìn)行進(jìn)一步的塑封和植球操作，最終形成 BGA 或 FPBGA 封裝。上層封裝內(nèi)部為芯片堆疊結(jié)構(gòu)。

5.雙面封裝

雙面封裝指的是將芯片分別貼裝在同一引線框架或基板正反兩面的封裝結(jié)構(gòu)。采用引線框架的塑料封裝雙面封裝為雙面引線鍵合形式?；逍偷碾p面封裝則可以有多種形式，包括雙面引線鍵合、雙面倒裝，或者引線鍵合與倒裝相結(jié)合的混合形式。

對(duì)于雙面塑料封裝，需先完成正面的塑封工作，再進(jìn)行反面的封裝操作。

6.混合類型 3D 及其他封裝

互連的形式豐富多樣，上述分類可能不夠全面。而且在實(shí)際應(yīng)用中，并非僅采用單一的互連形式，而是會(huì)根據(jù)實(shí)際需求和工藝特點(diǎn)靈活選擇，常常會(huì)將多種形式組合使用。

下面對(duì)封裝堆疊進(jìn)行介紹。

封裝堆疊

1.基于引線框架堆疊的 3D 封裝技術(shù)

有一種 C 形引腳的引線框架，該結(jié)構(gòu)中，上一層引線框架 C 形引腳（外引腳）的下表面與下一層引線框架 C 形引腳（外引腳）的上表面通過焊料進(jìn)行焊接。2000 年，Soon-Jin Cho 等人提出了另一種基于 LOC 的雙層堆疊封裝。還有基于 LOC 的四重堆疊結(jié)構(gòu)。這些引線框架的引腳長(zhǎng)度和引腳彎曲角度都經(jīng)過單獨(dú)設(shè)計(jì)，在完成芯片鍵合和引線鍵合后，各引線框架按照各自的朝向進(jìn)行堆疊，對(duì)應(yīng)引腳之間采用焊料鍵合，隨后進(jìn)行整體塑封，之后按照常規(guī)的引線框架封裝工藝完成后續(xù)的制作步驟。

2.TAB 載帶堆疊封裝

TAB 堆疊 CSP 有兩種互連方式：一種是通過熱壓將 TAB 與 PCB 實(shí)現(xiàn)鍵合；另一種是直接進(jìn)行 TAB 引線之間的鍵合。由于堆疊的每個(gè) TAB 需要不同的引腳形狀，因此需要使用不同的模具進(jìn)行切筋成型。單層 TAB 封裝完成后厚度較薄，所以堆疊后的封裝仍能保持較薄的外形。

3.基于焊球互連的封裝堆疊

基于焊球互連的封裝堆疊（或稱 BGA 堆疊）存在兩種結(jié)構(gòu)形式。在這種結(jié)構(gòu)中，單個(gè) BGA 封裝內(nèi)部可以采用倒裝或焊線的連接方式，且單個(gè)封裝中芯片所在的面與層間互連的焊球可以處于同一側(cè)，也可以分別位于兩側(cè)。

4.柔性載帶折疊封裝

柔性載帶折疊封裝通過折疊工藝，將平面裝配轉(zhuǎn)化為 3D 裝配形式。采用芯片疊層方式處理不同尺寸的芯片疊層（如 ASIC 與 SRAM）時(shí)操作更便捷，而在處理相同或相近尺寸的芯片時(shí)，需額外添加一個(gè)較厚的中介層，以便為焊線預(yù)留足夠空間，這會(huì)使成本有所增加。與芯片疊層方法相比，這種折疊方法對(duì)各類芯片的尺寸和高度都具有良好的適用性。

5.基于邊緣連接器的堆疊

基于邊緣連接器的堆疊技術(shù)更貼近 3D 組裝技術(shù)，主要包含三種類型：①浸錫式垂直互連金屬框；②封裝基板與墊片通孔的填錫處理；③借助雙面 PCB 框，通過焊料連接上下基板。

6.側(cè)面圖形互連堆疊

將多層封裝進(jìn)行堆疊后，在其側(cè)面制作互連圖案，從而實(shí)現(xiàn)不同層之間的互連，這一方式被稱為側(cè)面互連。該工藝能夠?qū)崿F(xiàn)更高密度的堆疊封裝。

1990 年，Christia Val 與 Thierry Lemoine 提出了一種側(cè)面 3D 互連的堆疊封裝結(jié)構(gòu)，其主要工藝流程如下：①在載帶上完成芯片與載帶的一級(jí)互連操作；②對(duì)單個(gè)集成電路進(jìn)行測(cè)試與老化處理；③進(jìn)行芯片堆疊并采用環(huán)氧樹脂膠合；④裁切形成包含多個(gè)芯片的長(zhǎng)方體；⑤在立方體側(cè)面實(shí)現(xiàn)芯片間的二級(jí)互連，沉積 Cu/Ni/Au 薄膜后，用激光形成圖形；⑥通過焊線或焊料連接方式，將長(zhǎng)方體與封裝基板 / 框架鍵合，制作成有引腳或無引腳的封裝體。

1994 年，GE 公司提出了一種側(cè)面互連的高密度多芯片模組（MCM），其單層制作工藝與平面 MCM 工藝相近，獨(dú)特之處在于將金屬圖形化工藝延伸至側(cè)面，具體包括濺射種金層、借助電泳保形涂覆阻擋層、利用 45° 鏡面反射激光同時(shí)對(duì)表面和側(cè)面的阻擋層進(jìn)行圖形化處理、通過電鍍工藝增厚互連金屬等步驟；之后將單層層疊黏結(jié)，進(jìn)一步在側(cè)面層壓硅聚酰亞胺（SPI），并進(jìn)行側(cè)面開孔與互連制作。

1998 年，IRVINE SENSORS 公司的 Keith D.Gann 等人提出了一種 NEO 堆疊技術(shù)，該技術(shù)可將不同尺寸或多個(gè)芯片的焊盤連接轉(zhuǎn)移至側(cè)邊的晶圓級(jí) NEO 層，能夠在 50 層 NEO 層中，將 200 個(gè)大型閃存芯片堆疊在 0.75 英寸 ×1.2 英寸的面積上，高度僅為 0.5 英寸。通過兩個(gè)較長(zhǎng)的側(cè)面總線實(shí)現(xiàn)了高水平的互連。

1999 年，IBM 公司也提出了一種側(cè)面互連的 3D 疊層存儲(chǔ)器件。該器件的片間層由三層 PI 層和一層再布線層構(gòu)成，再布線層可同時(shí)實(shí)現(xiàn)將層內(nèi)通孔轉(zhuǎn)移至側(cè)面通孔，進(jìn)而在側(cè)面進(jìn)行再布線和焊球制作，以實(shí)現(xiàn)對(duì)外連接。