Texas Instruments ADC368x低噪聲低功耗模數(shù)轉換器 (ADC) 是低噪聲、超低功耗18位65MSPS高速雙通道ADC系列。它設計用于實現(xiàn)低噪聲性能，噪聲頻譜密度為-160dBFS/Hz，具有出色的線性度和動態(tài)范圍。ADC368x具有出色的直流精度和IF采樣支持，因此適合用于各種應用。僅一個時鐘周期的短延遲對高速控制環(huán)路有益。該ADC在65MSPS時僅消耗94mW，其耗隨采樣速率降低。

數(shù)據手冊：*附件：Texas Instruments ADC368x低噪聲低功耗ADC數(shù)據手冊.pdf

Texas Instruments ADC368x使用串行LVDS (SLVDS) 接口輸出數(shù)據，從而最大限度地減少數(shù)字互連數(shù)量。該器件支持雙通道、單通道和半通道選項。ADC368x是引腳對引腳兼容系列，具有16位和18位分辨率和不同速度等級。它采用40引腳QFN封裝 (5mm x 5mm)，支持-40?C至+105?C擴展工業(yè)溫度范圍。

特性

• 雙通道ADC
• 18位10、25、65MSPS ADC
• 噪聲本底：-160dBFS/Hz
• 低功耗和優(yōu)化的功率調節(jié)：53mW/ch (10MSPS) 至94mW/ch (65MSPS)
• 1-2個時鐘周期延遲
• 18位，無失碼
• INL/DNL：±7/±0.7LSB（典型值）
• 基準（外部或內部）
• 900MHz (3dB) 輸入帶寬
• 工業(yè)溫度范圍：-40°C至+105°C
• 片上數(shù)字濾波器（可選）
  • 抽取2、4、8、16、32
  • 32位NCO
• 串行LVDS數(shù)字接口（2線、1線和1/2線）
• 40-QFN (5mm x 5mm) 小尺寸封裝
• 頻譜性能 (f IN =5MHz)
  • SNR：83.8dBFS
  • SFDR：89dBc HD2、HD3
  • SFDR：101dBFS最差雜散
• 頻譜性能 (f IN =20MHz)
  • SNR：82.6dBFS
  • SFDR：85dBc HD2、HD3
  • SFDR：97dBFS最差雜散

功能框圖

Texas Instruments ADC368x系列：低噪聲、低功耗18位高速ADC的技術解析?

?引言?
Texas Instruments的ADC368x系列（包括ADC3681/82/83）是專為高精度數(shù)據采集設計的18位高速模數(shù)轉換器（ADC），具有超低噪聲（-160 dBFS/Hz）和超低功耗特性（10 MSPS時僅53 mW/通道）。該系列支持0.5至65 MSPS的采樣率，適用于工業(yè)監(jiān)控、頻譜分析、雷達和通信基礎設施等應用。本文將基于數(shù)據手冊深入解析其關鍵特性、工作原理及設計要點。

?一、核心特性?

1. ?高性能參數(shù)?
   • ?分辨率與線性度?：18位無失碼，典型DNL/INL為±0.7 LSB/±7 LSB。
   • ?動態(tài)性能?：
     • SNR達83.8 dBFS（5 MHz輸入），SFDR達101 dBFS（無諧波干擾）。
     • 輸入帶寬900 MHz（-3 dB），支持高頻信號直接采樣。
   • ?低功耗?：功耗隨采樣率動態(tài)調整，65 MSPS時僅94 mW/通道。
2. ?靈活配置選項?
   • ?多通道與接口?：雙通道設計，支持2/1/0.5線串行LVDS（SLVDS）輸出，最小化數(shù)字接口數(shù)量。
   • ?數(shù)字濾波?：可選數(shù)字下變頻（DDC）模塊，支持2/4/8/16/32倍實數(shù)或復數(shù)抽取，集成32位NCO。
3. ?魯棒性設計?
   • 工業(yè)級溫度范圍（-40°C至+105°C），40引腳QFN封裝（5×5 mm）。

?二、關鍵功能模塊解析?

1. ?模擬前端設計?
   • ?輸入結構?：差分輸入需外部提供0.95 V共模電壓，支持AC/DC耦合。建議配置無源濾波網絡（如33 Ω電阻+180 nH電感）以優(yōu)化SNR和HD3性能。
   • ?帶寬與噪聲?：等效輸入噪聲密度低至-160 dBFS/Hz，適合微弱信號采集。
2. ?時鐘與參考電路?
   • ?時鐘要求?：支持差分或單端時鐘輸入（推薦差分以降低抖動），典型孔徑抖動180 fs。
   • ?參考電壓選項?：
     • 內部1.6 V參考（默認）
     • 外部1.6 V或1.2 V（通過內部緩沖增益至1.6 V）
3. ?數(shù)字處理單元?
   • ?DDC與NCO?：復數(shù)模式下支持頻率搬移（±FS/2范圍），濾波后輸出帶寬達80% Nyquist區(qū)域。
   • ?輸出格式化?：支持14/16/18/20位分辨率，可配置為二進制補碼或偏移二進制格式。

?三、典型應用設計指南?

1. ?電源與PCB布局?
   • ?電源架構?：建議采用LDO后級穩(wěn)壓（如TPS7A4701）降低開關噪聲，AVDD與IOVDD需獨立供電。
   • ?關鍵布局?：
     • 差分信號走線嚴格等長，參考電壓旁路電容（10 μF+0.1 μF）需貼近引腳。
     • 熱焊盤必須焊接至PCB以優(yōu)化散熱。
2. ?接口與同步?
   • ?SLVDS接口?：需匹配100 Ω終端電阻，數(shù)據速率最高達1 Gbps（2線模式）。
   • ?多器件同步?：通過SYNC引腳或SPI命令實現(xiàn)采樣時鐘對齊，適用于多通道系統(tǒng)。
3. ?性能優(yōu)化技巧?
   • 啟用自動歸零（Auto-Zero）功能可改善低頻噪聲（1/f噪聲）。
   • 在低頻應用（<40 MSPS）中關閉DLL以延長采樣時間（TS/2），提升SNR。

?四、應用場景實例?

• ?頻譜分析儀?：利用65 MSPS采樣率和DDC的復數(shù)抽取功能，直接中頻采樣后可降低后端處理負擔。
• ?工業(yè)傳感器接口?：18位精度結合53 mW低功耗，適合分布式傳感器網絡。

?