Texas Instruments LMK04368EPEVM評估模塊用于演示LMK04368-EP的性能和特性。LMK04368-EP是一款高性能超低噪聲JESD204B雙環(huán)路時鐘抖動清除器。每個LMK04368EPEVM評估模塊上的TI LMK04368-EP是一個工程模型，僅用于工程評估。

數(shù)據(jù)手冊：*附件：Texas Instruments LMK04368EPEVM評估模塊數(shù)據(jù)手冊.pdf

特性

• 支持 JEDEC JESD204B
• 超低RMS抖動性能
• 雙環(huán)路架構(gòu)
• 三個冗余輸入時鐘，帶LOS
• 精確度數(shù)字延遲，固定或動態(tài)可調(diào)

快速入門

LMK04368EPEVM評估模塊技術(shù)解析與應(yīng)用指南

一、產(chǎn)品概述

LMK04368EPEVM是德州儀器(TI)推出的高性能時鐘調(diào)節(jié)器評估模塊，基于LMK04826/8系列器件設(shè)計，支持JEDEC JESD204B標(biāo)準(zhǔn)。該評估模塊具有以下核心特點：

?硬件特性?：

• 支持LMK04826和LMK04828雙版本評估
• 雙PLL架構(gòu)設(shè)計（PLL1+PLL2）
• 輸入頻率范圍：122.88MHz（默認(rèn)配置）
• 輸出頻率范圍：最高245.76MHz
• 支持12路差分時鐘輸出
• 集成Crystek CVHD-950 VCXO（122.88MHz）

?評估功能?：

• 完整的參考時鐘輸入接口（CLKin0/CLKin1）
• 14個SMA測試端口用于信號監(jiān)測
• USB2ANY編程接口
• 可配置SYSREF輸出功能
• 鎖相狀態(tài)指示LED

二、核心器件解析

1. LMK0482x系列特性

• ?架構(gòu)特點?：
  • 雙環(huán)路PLL設(shè)計（PLL1+PLL2）
  • 內(nèi)置低噪聲VCO（1966-2949MHz）
  • 支持JESD204B時鐘同步
• ?關(guān)鍵參數(shù)?：
  • PLL1相位檢測頻率：1.024MHz
  • PLL2相位檢測頻率：122.88MHz
  • 輸出抖動：<100fs RMS（典型值）
• ?工作模式?：
  • 雙PLL模式（默認(rèn)）
  • 單PLL模式
  • 時鐘分配模式

2. 評估模塊硬件配置

• ?時鐘路徑?：
  • 主輸入：CLKin1 SMA接口（122.88MHz默認(rèn)）
  • VCXO：Crystek CVHD-950（122.88MHz）
  • 輸出：12路差分時鐘（LVPECL/LVDS/HSDS）
• ?電源管理?：
  • 主供電：4.5-5V輸入
  • 板載LP3878-ADJ LDO（3.3V）
  • 獨立VCXO供電（LP5900 LDO）
• ?控制接口?：
  • USB2ANY編程接口
  • 10pin SPI頭
  • TICS Pro軟件支持

三、典型評估方案

1. 快速啟動配置

?連接步驟?：

1. 連接4.5V電源至VCC SMA接口
2. 提供122.88MHz參考時鐘至CLKin1*
3. 連接USB2ANY至PC和EVM板
4. 運行TICS Pro軟件：
   • 選擇對應(yīng)器件型號（LMK04826B/LMK04828B）
   • 加載默認(rèn)配置"CLKin1 122.88MHz, OSCin 122.88MHz"
   • 執(zhí)行"Write All Registers"（Ctrl+L）

?驗證步驟?：

• 檢查PLL鎖定狀態(tài)（D4/D5 LED）
• 測量DCLKout0輸出（默認(rèn)245.76MHz）
• 使用頻譜分析儀測量相位噪聲

2. SYSREF功能評估

1. ?連續(xù)SYSREF模式?：
   • 設(shè)置SDCLKoutY_PD = 0
   • 配置SDCLKoutY_MUX = SYSREF
   • 設(shè)置SYSREF_MUX = 3（連續(xù)模式）
   • 觸發(fā)SYNC事件
2. ?脈沖SYSREF模式?：
   • 啟用SYSREF_PLSR_PD = 0
   • 設(shè)置SYSREF_MUX = 2（脈沖模式）
   • 配置脈沖數(shù)量（1/2/4/8）
   • 觸發(fā)SYNC事件

四、PCB布局建議

• ?電源設(shè)計?：
  • 每路電源建議10μF+1μF+0.1μF去耦
  • 敏感模擬電源獨立布線
• ?時鐘布線?：
  • 保持差分對對稱
  • 控制走線阻抗（50/100Ω）
  • 避免過孔切換層
• ?熱管理?：
  • 確保器件底部散熱焊盤良好接地
  • 高負(fù)載輸出考慮增加散熱