一前言

隨著電子設備向高集成度、高速率方向發(fā)展，電磁兼容性（EMC）問題日益突出。其中，時鐘信號作為數(shù)字系統(tǒng)的核心，其高頻特性極易引發(fā)電磁干擾（EMI）。

晶振作為關鍵時鐘源，其設計不當往往導致輻射超標，成為EMC測試中的常見問題。本文將結合實際案例，探討晶振時鐘的EMI抑制方法。

二晶振時鐘的EMI問題分析

時鐘信號因其周期性特點，在頻域表現(xiàn)為離散的窄帶噪聲，能量集中，易導致輻射（RE）測試超標。晶振布局不良時，高頻諧波會通過PCB走線或引腳輻射，成為主要干擾源。

圖1 機器時鐘超標數(shù)據(jù)

【晶振引發(fā)EMI的兩大主因】：

1.高頻諧波輻射

晶振輸出的方波信號含豐富奇次諧波（如8MHz晶振的3次諧波24MHz、5次諧波40MHz等），這些高頻成分通過走線或寄生參數(shù)形成輻射。

2.PCB布局缺陷

晶振引腳走線過長、阻抗失配、懸空引腳未接地，或靠近敏感信號線，均會加劇串擾和輻射。

三晶振引腳接地的EMI抑制機制

圖2 無源晶振

對于無源晶振（圖2），將晶振的空置引腳接地可顯著改善EMI性能，這一措施通過優(yōu)化電路的高頻特性，從多個維度抑制電磁干擾，具體作用如下：

1.屏蔽效應

接地引腳為晶振金屬殼體提供低阻抗路徑，減少高頻噪聲通過寄生電容耦合至周邊電路。

2.優(yōu)化回流路徑

縮短高頻噪聲的返回路徑，降低環(huán)路面積，抑制共模輻射。

3.穩(wěn)定參考電位

避免浮空引腳因電磁場耦合引入外部噪聲或成為輻射天線，接地后不僅能消除電場干擾，還能減少潛在的磁場耦合路徑。

四案例分析：8MHz晶振輻射整改

1.問題現(xiàn)象

在機器設備RE測試中，8MHz晶振的高次諧波（1160MHz、1168MHz等），可從下面測試數(shù)據(jù)得知，在喇叭天線測試頻段出現(xiàn)時鐘倍頻輻射超標（見圖3）。

圖3 整改前的RE測試數(shù)據(jù)

2.整改措施

【問題定位】：

頻譜分析確認超標頻點為8MHz倍頻，排查發(fā)現(xiàn)無源4腳貼片晶振兩接地引腳處于懸空狀態(tài)。如下圖4所見。

圖4 PCB Layout圖

【優(yōu)化方案】：

將懸空引腳進行接地處理（見圖5），確保低阻抗回流路徑。

圖5 整改措施圖片

3.整改效果

接地后，輻射噪聲降低10dB以上，測試數(shù)據(jù)顯著改善（見圖6）。

圖6 整改后的RE測試數(shù)據(jù)

五總結與建議

1.關鍵設計原則

晶振布局優(yōu)先：縮短走線、匹配阻抗、遠離敏感電路。

懸空引腳接地：避免浮空引腳因電磁場耦合引入外部噪聲或成為輻射天線。

2.EMC優(yōu)化方向

源頭抑制：選擇展頻IC或展頻晶振，優(yōu)化時鐘驅動電路。

路徑阻斷：完善屏蔽設計，確保低阻抗接地。

注：本文基于工程實踐經(jīng)驗，具體設計需結合實際測試驗證。