LMK1D210x 時(shí)鐘緩沖器將兩個(gè)時(shí)鐘輸入（IN0 和 IN1）分配給LMK1D2108中的總共 16 對差分 LVDS 時(shí)鐘輸出（OUT0 至 OUT15），并在LMK1D2106中分配 12 對時(shí)鐘輸出（OUT0 至 OUT11），時(shí)鐘分配的偏差最小。每個(gè)緩沖模塊由一個(gè)輸入和最多 6 （LMK1D2106） 或 8 （LMK1D2108） 個(gè) LVDS 輸出組成。輸入可以是 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210x 專為驅(qū)動(dòng) 50 Ω輸電線路而設(shè)計(jì)。在單端模式下驅(qū)動(dòng)輸入時(shí)，向未使用的負(fù)輸入引腳施加適當(dāng)?shù)钠秒妷海ㄒ妶D8-6）。
*附件：lmk1d2106.pdf

使用控制引腳 （EN），可以使能或禁用輸出組。如果此引腳保持打開狀態(tài)，則兩個(gè)組輸出都使能。如果控制引腳切換到邏輯“0”，則兩個(gè)組輸出都被禁用（靜態(tài)邏輯“0”）。如果控制引腳切換到邏輯“1”，則一個(gè)組的輸出被禁用，而另一個(gè)組的輸出被啟用。該器件還支持故障安全功能。該器件還集成了輸入遲滯，可防止在沒有輸入信號的情況下輸出隨機(jī)振蕩。

該器件在1.8V、2.5V或3.3V電源環(huán)境中工作，特性范圍為–40°C至105°C（環(huán)境溫度）。

特性

• 高性能LVDS時(shí)鐘緩沖器系列：高達(dá)2 GHz
  • 雙 1：6 差分緩沖器
  • 雙 1：8 差分緩沖器
• 電源電壓：1.71 V 至 3.465 V
• 低附加抖動(dòng)：在156.25 MHz時(shí)，12kHz至20MHz時(shí)最大值<60 fs RMS
  • 極低的本底相位噪聲：-164 dBc/Hz（典型值）
• 極低的傳播延遲：最大< 575 ps
• 輸出偏斜：最大20 ps
• 高擺幅LVDS（升壓模式）：AMP_SEL = 1時(shí)典型值為500 mV VOD
• 使用 EN 引腳啟用/禁用組
• 故障安全輸入作
• 通用輸入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信號電平
• LVDS基準(zhǔn)電壓，V AC_REF ，可用于電容耦合輸入
• 工業(yè)溫度范圍：–40°C 至 105°C
• 包裝在
  • LMK1D2106：6 毫米× 6 毫米、40 引腳 VQFN （RHA）
  • LMK1D2108：7 毫米× 7 毫米、48 引腳 VQFN （RGZ）

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK1D2106/LMK1D2108是德州儀器（TI）推出的高性能低附加抖動(dòng)LVDS時(shí)鐘緩沖器，專為高精度時(shí)鐘分配設(shè)計(jì)。

• ?型號差異?：
  • LMK1D2106：雙1:6差分緩沖器，12對LVDS輸出（OUT0-OUT11），6mm×6mm 40引腳VQFN封裝。
  • LMK1D2108：雙1:8差分緩沖器，16對LVDS輸出（OUT0-OUT15），7mm×7mm 48引腳VQFN封裝。

?2. 核心特性?

• ?電氣性能?：
  • 工作電壓：1.71V至3.465V（支持1.8V/2.5V/3.3V環(huán)境）。
  • 頻率范圍：DC至2 GHz（輸入）、最高491.52 MHz（輸出）。
  • 超低附加抖動(dòng)：<60 fs RMS（12kHz-20MHz帶寬@156.25MHz）。
  • 相位噪聲：-164 dBc/Hz（典型值）。
• ?功能控制?：
  • ?EN引腳?：啟用/禁用輸出組（邏輯0禁用所有，邏輯1啟用單組，懸空默認(rèn)啟用全部）。
  • ?AMP_SEL引腳?：選擇輸出幅度（標(biāo)準(zhǔn)LVDS 350mV或增強(qiáng)模式500mV）。
• ?兼容性?：支持LVDS、LVPECL、HCSL、CML、LVCMOS輸入信號。

?3. 應(yīng)用場景?

• 電信與網(wǎng)絡(luò)設(shè)備
• 醫(yī)療成像系統(tǒng)
• 測試測量儀器
• 無線基礎(chǔ)設(shè)施
• 專業(yè)音視頻及數(shù)字標(biāo)牌

?4. 關(guān)鍵參數(shù)?

• ?時(shí)序特性?：
  • 傳播延遲：<575 ps（最大值）。
  • 輸出偏移：≤20 ps（最大值）。
• ?熱性能?：
  • 工作溫度：-40°C至105°C。
  • 結(jié)溫限制：135°C（需通過PCB散熱設(shè)計(jì)保障）。

?5. 設(shè)計(jì)支持?

• ?布局建議?：
  • 裸露焊盤（DAP）需連接至PCB地平面以優(yōu)化散熱。
  • 推薦使用多層板設(shè)計(jì)，電源引腳需就近放置去耦電容（如0.1μF）。
• ?終端匹配?：
  • LVDS輸出需接100Ω差分終端電阻（靠近接收端）。
  • 未使用的輸入引腳建議通過1kΩ電阻接地。

?6. 文檔結(jié)構(gòu)?

• 數(shù)據(jù)手冊包含詳細(xì)引腳定義、電氣規(guī)格、典型應(yīng)用電路及封裝信息（如熱阻參數(shù)）。
• 修訂歷史記錄（如2022年1月新增失效安全輸入功能）。