Texas Instruments LMK1D1208P 8通道輸出LVDS時鐘緩沖器將兩個中的一個可選時鐘輸入(IN0和IN1)分配給八對差分LVDS時鐘輸出(OUT0至OUT7)。通過超小延遲實現時鐘分配。輸入可以為LVDS、LVPECL、LVCMOS、HCSL或CML。
數據手冊:*附件:Texas Instruments LMK1D1208P 8通道輸出LVDS時鐘緩沖器數據手冊.pdf
Texas Instruments LMK1D1208P專為驅動50?傳輸線路而設計。在單端模式下驅動輸入時,對未使用的負輸入引腳施加適當的偏置電壓。IN_SEL引腳選擇輸入,輸入路由至輸出。該器件支持失效防護輸入功能。該器件還集成了輸入遲滯,可防止在沒有輸入信號的情況下輸出隨機振蕩。
各個LVDS差分輸出均可通過將對應的OEx引腳設置為邏輯高電平“1”來實現。如果此引腳設置為邏輯低電平“0”,輸出將被禁用,呈現高阻態(tài),從而降低功耗。該器件可在1.8V、2.5V或3.3V電源環(huán)境下工作,額定溫度范圍是–40°C至105°C(環(huán)境溫度)。
特性
- 具有2路輸入和8路輸出 (2:8) 的高性能LVDS時鐘緩沖器系列
- 輸出頻率最高可達2GHz
- 通過硬件引腳實現啟用/禁用獨立輸出
- 電源電壓:1.8V/2.5V/3.3V ± 5%
- 低附加抖動:156.25MHz下小于12kHz至20MHz范圍內的60fs rms最大值
- 超低相位噪底:-164dBc/Hz(典型值)
- 超低傳播延遲:<575ps(最大值)
- 輸出偏移:20ps(最大值)
- 故障安全輸入
- 通用輸入接受LVDS、LVPECL、LVCMOS、HCSL和CML
- LVDS基準電壓VAC_REF,適用于容性耦合輸入
- -40°C 至 105°C 工業(yè)溫度范圍
- 6mm × 6mm 40引腳VQFN封裝
功能框圖
LMK1D1208P LVDS時鐘緩沖器技術解析
一、產品概述
LMK1D1208P是德州儀器(TI)推出的一款高性能8通道LVDS時鐘緩沖器,具有以下核心特性:
- ?2輸入8輸出架構?:支持從2個輸入源中選擇1個進行8路分配
- ?超低抖動性能?:典型值45fs RMS(12kHz-20MHz頻段)
- ?寬工作電壓?:1.8V/2.5V/3.3V ±5%供電
- ?高頻率支持?:輸出頻率最高達2GHz
- ?靈活控制?:硬件引腳實現獨立輸出使能/禁用
二、關鍵參數與性能
2.1 電氣特性
參數 | 條件 | 最小值 | 典型值 | 最大值 | 單位 |
---|---|---|---|---|---|
供電電流(靜態(tài)) | 所有輸出使能未端接 | - | 75 | - | mA |
供電電流(工作) | 100MHz, 100Ω負載 | - | 87 | 110 | mA |
差分輸出電壓 | 100Ω負載 | 250 | 350 | 450 | mV |
傳播延遲 | - | - | 0.3 | 0.575 | ns |
輸出間偏斜 | - | - | - | 20 | ps |
隨機附加抖動 | 156.25MHz | - | 45 | 60 | fs RMS |
2.2 封裝信息
- ?封裝類型?:40引腳VQFN (RHA)
- ?封裝尺寸?:6mm × 6mm
- ?熱阻參數?:
- 結到環(huán)境(θJA):30.3°C/W
- 結到外殼(θJC):4.5°C/W
三、功能特性詳解
3.1 輸入選擇與配置
LMK1D1208P提供兩路差分輸入(IN0和IN1),通過IN_SEL引腳選擇:
- IN_SEL=0:選擇IN0輸入
- IN_SEL=1:選擇IN1輸入
- IN_SEL懸空:禁用所有輸入緩沖器
輸入支持多種信號類型:
- LVDS/LVPECL/HCSL/CML差分信號
- LVCMOS單端信號(0.4V至3.465V)
3.2 輸出控制
每個LVDS輸出通道可獨立控制:
- OEx=1(默認):使能輸出
- OEx=0:禁用輸出(高阻態(tài))
輸出幅度可通過AMP_SEL引腳調節(jié):
- AMP_SEL=0:Bank0增強擺幅(500mV),Bank1標準擺幅(350mV)
- AMP_SEL懸空:所有通道標準擺幅(350mV)
- AMP_SEL=1:所有通道增強擺幅(500mV)
四、典型應用設計
4.1 推薦電路設計
- ?電源設計?:
- 每個VDD引腳需配置0.1μF去耦電容
- 建議增加1μF和10μF大容量電容
- 可選添加磁珠隔離電源噪聲
- ?輸入接口設計?:
- LVDS輸入:100Ω端接電阻
- LVPECL輸入:需75Ω/150Ω電阻網絡
- LVCMOS輸入:需設置合適偏置電壓
- ?輸出接口設計?:
- 推薦100Ω差分端接
- 未使用輸出應禁用(OEx=0)
4.2 PCB布局要點
- ?熱設計?:
- 裸露焊盤(DAP)必須焊接至PCB地平面
- 建議使用多個過孔連接至內部地層
- ?信號完整性?:
- 保持差分對長度匹配
- 避免直角走線
- 關鍵信號遠離噪聲源
五、應用場景
-
時鐘緩沖器
+關注
關注
2文章
215瀏覽量
51601 -
lvds
+關注
關注
2文章
1174瀏覽量
68674 -
時鐘輸入
+關注
關注
0文章
7瀏覽量
2071
發(fā)布評論請先 登錄
LMK1D210x低附加抖動LVDS緩沖器數據表

LMK1D1208I I2C可配置低附加抖動LVDS緩沖器數據表

LMK1D1204P引腳控制型OE低附加抖動LVDS緩沖器數據表

LMK1D1208P引腳控制型OE低附加抖動LVDS緩沖器數據表

LMK1D1208低附加抖動、八路LVDS輸出時鐘緩沖器評估板

Texas Instruments LMK1D210xL低附加LVDS緩沖器數據手冊

LMK1D121x低附加抖動LVDS時鐘緩沖器技術解析與應用指南

LMK1D1216EVM緩沖器評估模塊技術解析與應用指南

LMK1D2106/LMK1D2108 LVDS時鐘緩沖器技術解析與應用指南

評論