云計算和人工智能（AI）將會是解決一些世界上最大的挑戰(zhàn)的關鍵，如加速科學發(fā)現(xiàn)、加快醫(yī)學研究、能源、醫(yī)療保健和其他行業(yè)創(chuàng)新步伐。數(shù)據(jù)科學家現(xiàn)在有能力利用人工智能和高性能計算（HPC）來分析海量數(shù)據(jù)，比以往更快地了解數(shù)據(jù)并解決問題。

隨著對HPC需求的增加，數(shù)據(jù)中心正在越來越多地針對高性能計算工作進行優(yōu)化。這反過來又刺激了對低延遲，高吞吐量數(shù)據(jù)處理和網(wǎng)絡連接性進行優(yōu)化的專用計算，網(wǎng)絡和存儲硬件的需求。這種市場趨勢同樣增加了對高性能定時解決方案的需求，以優(yōu)化HPC工作負載加速器的運行。

服務器加速

硬件加速器用于加速數(shù)據(jù)中心應用中的HPC工作負載。雖然圖形處理單元（GPU）歷來被用于此目的，但現(xiàn)場可編程門陣列（FPGA）正日益成為另一種可行的選擇。兩種解決方案都能將并行處理、快速I / O和高速存儲器接口結合起來，以擴展處理性能，使服務器能夠高效地運行神經(jīng)網(wǎng)絡，為搜索引擎、語音識別、自然語言翻譯和圖像處理提供動力。 GPU和FPGA正在向更高速度的25 Gbps I / O接口轉變，以便更輕松地擴展多個IC之間的協(xié)同處理。

如圖1所示，這些高速I / O接口需要低抖動定時參考，以最大限度地降低誤碼率并提高整體系統(tǒng)性能。低抖動晶振（XOs）和時鐘發(fā)生器非常適合GPU / FPGA I / O時鐘。 Silicon Labs的Si510 XO和Si5332時鐘發(fā)生器等高性能定時器件非常適合此應用，因為它們結合了低抖動參考定時，小尺寸和內(nèi)置電源噪聲抑制功能，最大限度地降低了開關電源對高速I / O性能的電源噪聲的影響。

FPGA/GPU加速卡的參考定時

網(wǎng)絡接口卡

網(wǎng)絡接口卡（NIC）用于連接數(shù)據(jù)中心網(wǎng)絡內(nèi)的服務器和存儲資源。隨著對帶寬需求的增加，數(shù)據(jù)中心正在從使用傳統(tǒng)10GbE / 40GbE光纖網(wǎng)絡轉向使用更高速度的25GbE / 50GbE / 100GbE網(wǎng)絡。這些網(wǎng)卡不僅需要協(xié)調(diào)大量數(shù)據(jù)的傳輸，還可以使用網(wǎng)卡將特定工作負載和應用程序從軟件移動到硬件中，幫助數(shù)據(jù)中心更高效地運行。網(wǎng)卡將數(shù)據(jù)從PCIe傳輸?shù)?a target="_blank">以太網(wǎng)，并為網(wǎng)絡提供高速接口。諸如Silicon Labs的Si53204 PCIe緩沖器等定時器件可用于PCIe時鐘分配，Si510 XO可用于為以太網(wǎng)MAC / PHY提供低抖動參考時鐘。

網(wǎng)絡接口卡的參考定時

存儲

在存儲應用中，業(yè)界正在迅速從使用基于低速SATA（6 Gbps）和SAS（12 Gbps）CPU /內(nèi)存互連解決方案的硬盤驅動器轉向使用基于NVMExpress?接口規(guī)范的固態(tài)存儲設備。 NVM Express（NVMe）的一個主要優(yōu)點是可以縮短延遲時間并提高內(nèi)存訪問速度，使其成為閃存數(shù)據(jù)傳輸?shù)睦硐虢鉀Q方案。 NVMe的另一個好處是它使用流行的PCI Express（PCIe）串行接口將SSD與服務器/ CPU互連，后者已經(jīng)支持用于高速串行數(shù)據(jù)傳輸?shù)?a href="http://www.brongaenegriffin.com/soft/data/21-22/" target="_blank">嵌入式PCIe接口。

如下圖所示，SSD控制器需要一個高性能PCIe時鐘發(fā)生器來提供參考定時。該時鐘必須支持展頻時鐘生成，以減少EMI并確保符合輻射標準。此外，選擇符合最新批準的PCIe Gen 4標準的面向未來的時鐘源，并保持與PCIe Gen 1/2/3兼容至關重要。 Si52204緩沖器是展頻時鐘發(fā)生器的一個例子，符合PCIe Gen 1/2/3/4規(guī)范，并具有顯著的余量。

PCIe/NVMe SSD的定時

快速到達市場時間

數(shù)據(jù)中心硬件通常每兩到三年更新一次。 HPC加速器和基于NVMe的SSD的主要優(yōu)勢在于，它們可以快速部署，以幫助數(shù)據(jù)中心運營商應對市場需求轉變以及更快地推出新應用程序和Web服務。另一個好處是可擴展性。附加卡使用PCIe連接器插入標準服務器主板，立即為現(xiàn)有服務器提供擴展功能。附加卡的設計時間可以短至六個月，使數(shù)據(jù)中心操作員能夠快速添加新功能并部署新的Web服務，而無需在數(shù)據(jù)中心內(nèi)更換設備。

上市時間也是用于HPC加速器和基于NVMe的SSD的時鐘器件的關鍵考慮因素。硬件設計人員應該考慮可編程定時解決方案，這些解決方案可以單獨定制和優(yōu)化以滿足其特定的性能，功耗和空間要求。

高性能計算加速的未來

在過去幾年中，定制硬件解決方案的重要性不斷增加，以解決HPC和工作負載處理問題。隨著新型GPU，F(xiàn)PGA和ASIC產(chǎn)品面市，這種趨勢預計會加速，這些產(chǎn)品支持更低的延遲，更高的IO速度，更高容量的存儲器接口以及更快的CPU，內(nèi)存和加速器卡之間的數(shù)據(jù)傳輸。

最近，PCI-SIG工作組批準了PCIe Gen 4標準，該標準支持16 Gbps速率的CPU存儲器I / O加速器互連。符合第四代標準的解決方案目前正在開發(fā)中，預計將于2019年開始大規(guī)模部署。此外，PCI-SIG剛剛啟動了PCIe Gen 5的工作，這將支持32 Gbps速率的CPU內(nèi)存I / O加速器互連。

不是靜止不動，已經(jīng)定義了三個競爭標準來為PCIe提供備用解決方案。這些新的總線/互連標準之一是CCIX（用于加速器的高速緩存一致互連）。 CCIX利用PCIe物理層，但將數(shù)據(jù)速率擴展到25 Gbps。它還指定處理器和加速器之間的高速緩存一致性。另一個競爭標準是OpenCAPI（相干加速器處理器接口）。

該擴展總線標準基于IBM Power9 BlueLink 25 Gbps I / O進行互連，并支持Nvidia的NVLink 2.0協(xié)議，以實現(xiàn)處理器之間的連貫存儲器共享。第三個標準是Gen-Z，這是一種內(nèi)存結構，使任何設備都能夠與其他設備進行通信，就好像它正在與自己的本地內(nèi)存進行通信一樣，從而使應用程序能夠直接訪問任何類型的DRAM和NVM。

雖然很難預測哪些標準將在未來的CPU-內(nèi)存-I / O互連中占上風，但一個趨勢是明確的。未來的加速器互連技術將越來越依賴于高性能定時解決方案來優(yōu)化高速I / O性能。未來的定時解決方案必須具有出色的抖動性能，以最大限度地降低系統(tǒng)級誤碼率。與標準兼容性和與FPGA / GPU供應商的經(jīng)過驗證的互操作性也將至關重要，從而可簡化多種標準和設備之間的互操作性。由于不斷增加的空間和功耗限制，未來的定時解決方案也必須高度集成，使單個組件能夠提供所有board-level的定時。