ADC3648和ADC3649 （ADC364x） 是一款 14 位、250MSPS 和 500MSPS、雙通道模數(shù)轉換器 （ADC）。這些器件專為高信噪比 （SNR） 而設計，并提供 -158.5dBFS/Hz （500MSPS） 的噪聲頻譜密度。

高能效ADC架構在500MSPS時功耗為300mW/ch，并以較低的采樣率（250MSPS時為250mW/ch）提供功率縮放。
*附件：adc3649.pdf

ADC364x 包括一個可選的四頻數(shù)字下變頻器 （DDC），支持寬帶抽取 2 倍到窄帶抽取 32768。DDC 使用 48 位 NCO，支持相位相干和相位連續(xù)跳頻。

ADC364x 配備了靈活的 LVDS 接口。在抽取旁路模式下，該器件使用 14 位寬并行 DDR LVDS 接口。使用抽取時，輸出數(shù)據(jù)使用串行LVDS接口傳輸，隨著抽取的增加，所需的通道數(shù)量減少。對于高抽取率，輸出分辨率可以提高到32位。

特性

• 14 位、雙通道 250 和 500MSPS ADC
• 噪聲頻譜密度：-158.5dBFS/Hz
• 熱噪聲：74.5dBFS
• 單核（非交錯）ADC架構
• 功耗：
  • 300mW/通道 （500MSPS）
  • 250mW/通道 （250MSPS）
• 光圈抖動：75fs
• 緩沖模擬輸入
  • 可編程100Ω至200Ω端接
• 輸入滿量程：2Vpp
• 全功率輸入帶寬 （-3dB）：1.4GHz
• 頻譜性能（fIN = 70MHz，-1dBFS）：
  • 信噪比：73.8dBFS
  • SFDR HD2,3：84dBc
  • SFDR 最差雜散：90dBFS
• 數(shù)字下變頻器 （DDC）
  • 多達四個獨立的 DDC
  • 復雜而真實的抽取
  • 抽取：/2、/4 到 /32768 抽取
  • 48 位 NCO 相位相干跳頻
• DDR、串行LVDS接口
  • 用于 DDC 旁路的 14 位并行 DDR LVDS
  • 用于抽取的 16 位串行 LVDS
  • 32 位輸出選項，用于高抽取

參數(shù)

方框圖

?1. 產品概述?

• ADC3648和ADC3649是14位分辨率、雙通道模數(shù)轉換器
• 支持250MSPS（ADC3648）和500MSPS（ADC3649）采樣率
• 采用單核心非交織ADC架構
• 具備高信噪比和低噪聲特性

?2. 主要特性?

• ?分辨率?：14位
• ?采樣率?：250MSPS/500MSPS
• ?噪聲性能?：
  • 噪聲頻譜密度：-158.5dBFS/Hz（500MSPS）
  • 熱噪聲：74.5dBFS
• ?功耗?：
  • 300mW/通道（500MSPS）
  • 250mW/通道（250MSPS）
• ?輸入特性?：
  • 全功率輸入帶寬：1.4GHz（-3dB）
  • 可編程100Ω/200Ω終端阻抗
• ?數(shù)字下變頻器?：
  • 最多4個獨立DDC
  • 支持2-32768倍抽取
  • 48位NCO支持相位相干跳頻

?3. 接口特性?

• ?DDR LVDS接口?（DDC旁路模式）
• ?串行LVDS接口?（抽取模式）

?4. 應用領域?

• 軟件定義無線電
• 頻譜分析儀
• 雷達系統(tǒng)
• 光譜分析
• 功率放大器線性化
• 通信基礎設施

?5. 電氣規(guī)格?

• ?工作溫度?：-40℃至105℃
• ?電源電壓?：
  • 模擬1.8V/1.2V
  • 數(shù)字1.8V/1.2V
• ?封裝?：64引腳VQFN

?6. 性能參數(shù)?

• ?SNR?：73.8dBFS（fIN=70MHz）
• ?SFDR?：
  • HD2,3：84dBc
  • 最差雜散：90dBFS

?7. 功能模塊?

• 模擬輸入緩沖器
• 數(shù)字下變頻器
• 數(shù)字增益控制
• 時間戳功能
• 過范圍指示

?8. 控制與編程?

• 支持SPI串行編程接口
• GPIO引腳可配置多種功能模式
• 提供豐富的寄存器配置選項

?9. 特殊功能?

• 多芯片同步
• 低延遲模式（9個時鐘周期）
• 數(shù)字通道平均功能
• 多種功耗管理模式

該系列ADC專為高性能應用設計，在保持低功耗的同時提供優(yōu)異的動態(tài)性能和靈活的配置選項。