實(shí)現(xiàn) GPU 與 CPU I/O 擴(kuò)展與安全保障

如今，數(shù)據(jù)中心服務(wù)器市場(chǎng)的競(jìng)爭(zhēng)日益激烈。服務(wù)器制造商可采用的底層計(jì)算技術(shù)逐漸趨同，這意味著性能已成為行業(yè)標(biāo)配。為打造差異化優(yōu)勢(shì)并在市場(chǎng)競(jìng)爭(zhēng)中脫穎而出，原始設(shè)計(jì)制造商（ ODM ）和原始設(shè)備制造商（ OEM ）開(kāi)始集成更為先進(jìn)的功能特性。高級(jí)安全防護(hù)、實(shí)時(shí)監(jiān)控、網(wǎng)絡(luò)連接、能效管理等功能正成為左右采購(gòu)決策的關(guān)鍵因素。目前，絕大多數(shù)服務(wù)器都借助 FPGA 來(lái)提升主機(jī)處理器主板（ HPM ）和服務(wù)器控制模塊（ SCM ）的智能化水平，從而實(shí)現(xiàn)差異化優(yōu)勢(shì)。AMD Spartan UltraScale+ FPGA 不僅采用后量子密碼學(xué)（ PQC ）實(shí)現(xiàn)卓越安全防護(hù)，而且其 I/O 與可編程邏輯資源比在 AMD 成本優(yōu)化型產(chǎn)品中出類拔萃1，同時(shí)可與 AMD EPYC（霄龍）服務(wù)器 CPU 深度集成。憑借這些顯著優(yōu)勢(shì)，該系列 FPGA 可為新一代服務(wù)器設(shè)計(jì)提供強(qiáng)大助力。

主要優(yōu)勢(shì)

AMD EPYC（霄龍）處理器參考設(shè)計(jì)的組成部分

面向 Spartan UltraScale+ FPGA 與 AMD EPYC（霄龍）主機(jī)處理器的設(shè)計(jì)

低風(fēng)險(xiǎn)的主板實(shí)現(xiàn)方案

覆蓋多種產(chǎn)品的 AMD 技術(shù)支持

I/O 效率

整合多種低速信號(hào)協(xié)議

支持 I2C/SMBus、GPIO 和 UART

充分減少組件連接所需的 I/O 管腳

節(jié)省板卡空間

互操作性與開(kāi)放標(biāo)準(zhǔn)

符合開(kāi)放計(jì)算平臺(tái)（ OCP ）規(guī)范

IP 已按最新規(guī)范完成測(cè)試

LTPI IP 可供使用

適配多供應(yīng)商 x86 平臺(tái)

FPGA 硬件靈活性

高效利用架構(gòu)資源

支持現(xiàn)場(chǎng)升級(jí)以適配新標(biāo)準(zhǔn)

依托龐大的 IP 目錄，快速適應(yīng)需求變化

集成更多功能

電源監(jiān)控與控制

系統(tǒng)復(fù)位與初始化邏輯

熱插拔邏輯

適用于 CPU 和 BMC 的 I/O 擴(kuò)展器

亮點(diǎn)

采用經(jīng)過(guò)驗(yàn)證的 CPU + FPGA 解決方案，助力加快上市速度

借助基于 Spartan 7 和 Spartan UltraScale+ FPGA 設(shè)計(jì)的 AMD EPYC（霄龍）HPM 和 SCM 參考平臺(tái)，縮減運(yùn)營(yíng)支出并降低進(jìn)度風(fēng)險(xiǎn)

通過(guò)與同時(shí)提供 CPU 和 FPGA 的單一供應(yīng)商合作，簡(jiǎn)化技術(shù)支持

依托先進(jìn)的開(kāi)發(fā)環(huán)境，實(shí)現(xiàn)一鍵式 FPGA 時(shí)序收斂

在設(shè)計(jì)中融入卓越的安全功能

憑借基于 PQC 的 FPGA 安全啟動(dòng)功能，確保 HPM、SCM 和 BMC 等可編程器件的真實(shí)性

可編程邏輯能使用硬件級(jí)芯片安全資源，以支持安全存儲(chǔ)和 PFR 等應(yīng)用場(chǎng)景，包括配備真隨機(jī)數(shù)發(fā)生器（ TRNG ）、物理不可克隆函數(shù)（ PUF ）、本地密鑰管理系統(tǒng)（ LMS ）等

出色的連接能力與可擴(kuò)展的產(chǎn)品系列

I/O 邏輯單元比在 AMD 成本優(yōu)化型產(chǎn)品中出類拔萃，且全方位支持 3.3V I/O1

50 多款成本優(yōu)化型器件，支持按需選擇合適的器件

多種 PCIe連接板卡控制選項(xiàng)

基于 7 系列與 UltraScale+ 產(chǎn)品系列，已經(jīng)過(guò)驗(yàn)證，具有出色的可靠性

示例服務(wù)器 I/O 模塊框圖

優(yōu)勢(shì)

尾注

1. 基于 AMD 2023 年 12 月的內(nèi)部分析，對(duì)比了 AMD Spartan UltraScale+ FPGA 與前幾代 AMD 成本優(yōu)化型 FPGA 的總 I/O 邏輯單元比。(SUS-001)