STMicroelectronics AIS25BA MEMS數(shù)字輸出運動傳感器是一款超低噪聲、低延遲、高帶寬、三軸數(shù)字加速度計，設有專用時分多路復用 (TDM) 接口。AIS25BA設計用于滿足汽車非安全應用的需求，例如寬帶有源噪聲控制 (ANC) 和振動監(jiān)測。AIS25BA具有用戶可選的±3.85g至±7.7g滿量程范圍、傳感器數(shù)據(jù)用TDM接口以及器件配置用I^2^C接口。

數(shù)據(jù)手冊；*附件：STMicroelectronics AIS25BA MEMS數(shù)字輸出運動傳感器數(shù)據(jù)手冊.pdf

STMicroelectronics AIS25BA MEMS數(shù)字輸出運動傳感器采用緊湊型焊盤柵格陣列 (LGA) 封裝，可確保在-40°C至+125°C擴展溫度范圍內(nèi)工作。該器件符合AEC-Q100汽車應用類標準。

特性

• 符合AEC-Q100標準
• 電源電壓：1.71V至2.1V
• 3軸加速度計，具有用戶可選的滿量程：±3.85g、±7.7g
• 寬扁平直流至2.4kHz頻率響應
• 低延遲：266μs（整個讀卡鏈）（2kHz時）
• 超低噪聲密度，X軸和Y軸為30μg/√Hz；Z軸為50μg/Hz
• 用于傳感器數(shù)據(jù)的TDM（8kHz、16kHz、24kHz）從接口和用于配置的I^2^C 接口
• 擴展溫度范圍：-40°C至+125°C
• 內(nèi)置自檢功能
• 2.5mm x 2.5mm x 0.86 mm LGA-14封裝
• 高沖擊耐受性：10000g
• 無鉛、ECOPACK，符合RoHS指令

引腳分配

STMicroelectronics AIS25BA MEMS運動傳感器深度解析與應用指南?

?摘要?
AIS25BA是STMicroelectronics推出的汽車級超低噪聲3軸數(shù)字加速度計，集成了專用TDM接口和I2C配置接口。本文基于數(shù)據(jù)手冊詳細解析其關鍵特性、電氣參數(shù)、接口協(xié)議及實際應用要點。

?一、核心特性與產(chǎn)品定位?

?1.1 突出特性?

• ?超低噪聲密度?：X/Y軸典型值30 μg/√Hz，Z軸50 μg/√Hz，適用于高精度振動監(jiān)測。
• ?寬帶寬與低延遲?：頻率響應從直流至2.4 kHz（典型值），全鏈路延遲僅266 μs @ 2 kHz
• ?雙接口設計?：TDM接口傳輸傳感器數(shù)據(jù)（支持8/16/24 kHz），I2C接口用于設備配置
• ?高魯棒性?：AEC-Q100認證，10000g沖擊耐受能力，擴展工作溫度范圍-40°C至+125°C

?1.2 應用場景?

• ?寬帶主動噪聲控制?：利用寬頻帶特性實現(xiàn)實時噪聲抵消
• ?振動監(jiān)測系統(tǒng)?：適用于工業(yè)設備狀態(tài)監(jiān)控與預測性維護

?1.3 物理規(guī)格?

• ?封裝?：LGA-14 (2.5×2.5×0.86 mm3)，符合ECOPACK?環(huán)保標準
• ?供電范圍?：1.71 V至2.1 V（典型1.8 V）

?二、電氣與機械參數(shù)深度解析?

?2.1 關鍵機械特性?

?設計要點?：

• 靈敏度溫度系數(shù)(TCSo)僅±0.015 %/°C，保證溫漂穩(wěn)定性
• 非線性度<0.5 %FS，確保高線性輸出

?2.2 電氣特性與功耗管理?

?接口特性?：

• ?輸出數(shù)據(jù)率?：支持8/16/24 kHz TDM采樣率
• ?數(shù)字電平?：高電平輸入>0.7×Vdd，低電平輸出<0.2 V

?三、TDM接口技術詳解?

?3.1 接口架構(gòu)?

• ?時鐘信號?：BCLK（位時鐘）、WCLK（字時鐘）、MCLK（主時鐘）
• ?數(shù)據(jù)流?：SDOUT串行數(shù)據(jù)輸出，支持左對齊16位數(shù)據(jù)格式

?3.2 幀同步機制?

• ?WCLK功能?：標識幀起始，支持50%占空比、單時隙寬度或單BCLK寬度
• ?采樣率配置?：
  • ?手動模式?：通過TDM_CTRL_REG(2Eh)寄存器配置
  • ?自動模式?：啟用ODR_AUTO_EN，根據(jù)MCLK/WCLK比率自動選擇8/16/24 kHz

?3.3 時隙映射靈活性?

支持兩種配置模式：

1. ?X/Y/Z軸映射至SLOT0/1/2?
2. ?X/Y/Z軸映射至SLOT4/5/6?

?3.4 四大配置模式?

• ?配置1?：無延遲，數(shù)據(jù)在BCLK上升沿有效
• ?配置2?：無延遲，數(shù)據(jù)在BCLK下降沿有效
• ?配置3?：延遲一個BCLK周期，上升沿有效
• ?配置4?：延遲一個BCLK周期，下降沿有效

?3.5 時鐘同步要求?

• BCLK和WCLK必須通過MCLK整數(shù)分頻獲得
• BCLK/WCLK比率必須為整數(shù)值，確保ADC與TDM數(shù)據(jù)率完全同步