16位DAC82001是一款高精度、低功耗、單通道數(shù)模轉(zhuǎn)換器（DAC），具有無緩沖電壓輸出。

該DAC82001采用3.3V和5V電源，提供1LSB DNL和2LSB INL的線性度。高精度與微型封裝相結(jié)合，使該器件成為增益和失調(diào)校準(zhǔn)、電壓設(shè)定點(diǎn)生成和電源控制等應(yīng)用的絕佳選擇。該DAC82001集成了上電復(fù)位 （POR） 電路。POR電路確保DAC輸出根據(jù)RSTSEL引腳的狀態(tài)以零刻度或中量程上電，并保持該刻度，直到將有效代碼寫入器件。RESET引腳拉低后，所有內(nèi)部寄存器均異步復(fù)位。
*附件：dac82001.pdf

該DAC82001使用多功能三線串行外設(shè)接口 （SPI），工作時鐘速率高達(dá) 50 MHz。

特性

• 16 位性能：1-LSB DNL 和 2-LSB INL
• 低毛刺能量：0.5 nV-s
• 快速建立：1 μs
• 寬電源：2.7 V 至 5.5 V
• 寬基準(zhǔn)電壓源范圍：2.0 V 至 VDD
• 低功耗：5.0 V 時為 250 μA
• 高達(dá) 50 MHz 的 3 線串行外設(shè)接口 （SPI）
• 重置為零比例或中比例
• 1.62伏伏IH的帶 V DD = 5.5 伏
• 溫度范圍：–40°C 至 +85°C
• 封裝：微型 10 引腳 WSON

參數(shù)

方框圖

一、產(chǎn)品核心定位與基礎(chǔ)參數(shù)

DAC82001 以 “高線性度 + 低毛刺 + 小封裝” 為核心優(yōu)勢，通過分段 R-2R 架構(gòu)與優(yōu)化電源管理，平衡精度與系統(tǒng)適配性，適配 2.7V~5.5V 寬供電場景。

1. 核心基礎(chǔ)參數(shù)總覽

二、核心性能參數(shù)

1. 靜態(tài)性能（TA=-40+85℃，VDD=2.7V5.5V）

（1）線性度與精度

• 積分非線性（INL） ：±2 LSB（最大值），典型值 ±0.6 LSB，保障全量程輸出線性；
• 微分非線性（DNL） ：±1 LSB（最大值），典型值 ±0.5 LSB，無失碼，避免輸出臺階失真；
• 總未調(diào)整誤差（TUE） ：±0.06% FSR（最大值），典型值 0.04% FSR，減少系統(tǒng)級校準(zhǔn)需求；
• 零碼 / 增益誤差 ：零碼誤差 ±2.6 LSB，溫度系數(shù) ±0.02 ppm/℃；增益誤差 ±20 LSB，溫度系數(shù) ±0.1 ppm/℃，全溫域精度穩(wěn)定性高。

（2）輸出特性

• 輸出范圍 ：0VREF（與參考電壓匹配，如 VREF=5V 時輸出 05V），輸出阻抗 6.25 kΩ（典型值）；
• 電源抑制比（PSRR） ：DC 模式 5 μV/V（典型值），AC 模式 - 72 dB（10kHz 時），減少供電噪聲對輸出的影響；
• 輸出噪聲 ：0.1Hz~10Hz 低頻噪聲 0.1 μVPP（典型值），10kHz 噪聲密度 10 nV/√Hz，保障微弱信號輸出純凈度。

2. 動態(tài)性能（關(guān)鍵指標(biāo)決定瞬態(tài)輸出質(zhì)量）

DAC82001 的動態(tài)性能在測試測量、波形生成場景中至關(guān)重要，核心指標(biāo)如下：

3. 復(fù)位與初始化功能

器件支持硬件復(fù)位與 上電復(fù)位（POR） ，靈活適配系統(tǒng)啟動與故障恢復(fù)場景：

三、關(guān)鍵功能模塊詳解

1. DAC 架構(gòu)與傳輸函數(shù)

器件采用 分段 R-2R 架構(gòu) ，兼顧精度與動態(tài)性能，核心架構(gòu)與數(shù)據(jù)處理流程如下：

（1）架構(gòu)設(shè)計

• 分段結(jié)構(gòu) ：16 位數(shù)據(jù)分為 “4 位 MSB+12 位 LSB”，MSB 解碼為 15 路匹配電阻開關(guān)（E1E15），LSB 驅(qū)動 12 位 R-2R 梯形網(wǎng)絡(luò)（S0S11），減少電阻失配導(dǎo)致的線性誤差；
• 傳輸函數(shù) ：輸出電壓由數(shù)字碼值與參考電壓共同決定，公式為：VOUT ? =216**?1DAC**_DATA ? ×VREF?
  其中，DAC_DATA 為 065535 的 16 位二進(jìn)制碼值（直二進(jìn)制格式），VREF 為外部參考電壓（2.0VVDD）。

（2）寄存器與輸出更新模式

器件內(nèi)置 4 個核心寄存器，支持異步更新與 同步更新 ，適配不同時序需求：

2. 數(shù)字接口與通信協(xié)議

3 線 SPI 接口是器件與控制器（如 MCU/FPGA）的核心交互通道，需嚴(yán)格遵循時序要求以保障數(shù)據(jù)傳輸正確性：

（1）SPI 幀格式與時序

• 幀結(jié)構(gòu) ：24 位數(shù)據(jù)幀（Bit23Bit0），Bit23 為寫使能位（固定為 0，僅支持寫操作），Bit22Bit16 為寄存器地址，Bit15~Bit0 為 16 位 DAC 數(shù)據(jù)（MSB 對齊）；
• 關(guān)鍵時序參數(shù) ：SCLK 高電平時間≥9ns、低電平時間≥9ns；SDIN 建立時間≥5ns、保持時間≥10ns；SYNC 拉低到 SCLK 下降沿 setup 時間≥13ns，確保數(shù)據(jù)穩(wěn)定鎖存；
• 中斷處理 ：若 SYNC 在 24 個 SCLK 下降沿前拉高，視為無效寫操作，移位寄存器復(fù)位，避免錯誤數(shù)據(jù)寫入。

（2）接口防護(hù)與配置

• 數(shù)字輸入引腳（SYNC/SCLK/SDIN）支持 1.62V 高電平（VDD=5.5V 時），輸入電流 ±5μA，引腳電容 10pF，兼容 3.3V/5V 邏輯電平；
• 建議在 SYNC/SCLK 引腳配置下拉電阻（如 10kΩ），避免懸空時噪聲干擾；SDIN 引腳需確保數(shù)據(jù)在 SCLK 下降沿穩(wěn)定輸入。

四、典型應(yīng)用場景與設(shè)計建議

1. 核心應(yīng)用場景

DAC82001 的核心價值在于 “高線性度 + 低毛刺”，典型應(yīng)用包括：

• 任意波形發(fā)生器（AWG） ：1μs 建立時間 + 96dB SFDR，支持 200kSPS 更新率，適配測試測量設(shè)備的正弦波、三角波生成；
• 雙極性模擬輸出 ：通過外部運(yùn)放（如 OPA210）將 0~VREF 單極性輸出轉(zhuǎn)換為 ±10V 雙極性，適配 PLC 模擬輸出模塊；
• 精密電壓設(shè)定 ：0.06% FSR 總未調(diào)整誤差，用于半導(dǎo)體測試中的精準(zhǔn)偏置電壓生成，或電池測試的充放電電壓控制；
• 超聲掃描儀時間增益補(bǔ)償（TGC） ：低噪聲與高線性度，保障超聲信號放大過程中的增益校準(zhǔn)精度。

典型應(yīng)用電路示例（雙極性輸出）

1. 電路結(jié)構(gòu) ：DAC82001 輸出（0~2.5V）經(jīng) OPA210 運(yùn)放構(gòu)成差分放大電路，配合 8.25kΩ/33.2kΩ 電阻網(wǎng)絡(luò)，將單極性信號轉(zhuǎn)換為 ±10V 雙極性輸出；
2. 關(guān)鍵器件 ：參考電壓采用 REF5025（2.5V 低噪聲基準(zhǔn)，漂移 ±5ppm/℃），運(yùn)放供電 ±15V 避免輸出鉗位，VREF 引腳并聯(lián) 100pF 電容抑制高頻噪聲；
3. 性能指標(biāo) ：輸出噪聲 < 3nV/√Hz（100Hz~1MHz），壓擺率 2.5V/μs，滿足快速電壓切換需求。

2. 關(guān)鍵設(shè)計建議

（1）電源與參考電壓設(shè)計

• 電源濾波 ：VDD 引腳就近并聯(lián) 0.1μF 陶瓷電容（X7R/NP0 dielectric）+1μF 鉭電容，抑制高頻噪聲；若使用開關(guān)電源，需在電源入口增加 LC 濾波（如 10μH 電感 + 10μF 電容）；
• 參考電壓配置 ：VREF 需小于 VDD，建議使用低噪聲基準(zhǔn)（如 REF50xx 系列），并在 VREF 引腳并聯(lián) 100nF+47pF 電容（前者抑制低頻噪聲，后者優(yōu)化動態(tài)響應(yīng)）。

（2）PCB 布局與輸出緩沖

• 布局分區(qū) ：模擬區(qū)（VOUT/VREF/AGND）與數(shù)字區(qū)（SYNC/SCLK/SDIN）嚴(yán)格分離，AGND 與數(shù)字地單點(diǎn)連接，避免串?dāng)_；VOUT 引腳布線短而直，減少寄生電容（建議 < 10pF）；
• 輸出緩沖 ：因器件無內(nèi)置輸出緩沖，VOUT 阻抗較高（6.25kΩ），需外部運(yùn)放緩沖時，優(yōu)先選擇低噪聲、高帶寬型號（如 OPA328，適合 AWG 場景；OPA210，適合雙極性輸出場景），運(yùn)放輸入失調(diào)電壓需 < 10μV 以避免精度損失。

（3）復(fù)位與校準(zhǔn)設(shè)計

• 復(fù)位配置 ：RSTSEL 引腳根據(jù)需求接 AGND（上電零刻度）或 VDD（上電中刻度），建議通過 0Ω 電阻跳帽可配置，適配不同系統(tǒng)初始化需求；
• 系統(tǒng)校準(zhǔn) ：若需更高精度，可在系統(tǒng)上電后通過軟件寫入校準(zhǔn)碼值（如測量 VOUT 實(shí)際值后調(diào)整 DAC_DATA），或利用外部 ADC 監(jiān)測輸出并閉環(huán)校準(zhǔn)。