摩爾定律快到盡頭，半導(dǎo)體如果要維持其高科技產(chǎn)業(yè)的特性，必須有手段持續(xù)性的創(chuàng)造新價(jià)值。Pixabay

摩爾定律快到日暮時(shí)分了，套用杜牧也是以日暮為起頭的詩(shī)句(注)：「長(zhǎng)晶猶似賣樓人」，半導(dǎo)體人好似房地產(chǎn)開發(fā)商，最重容積層率。平面已蓋無(wú)可蓋，現(xiàn)在要起高樓了。

先是2.5D/3D封裝，這已是行之有年的技術(shù)。然后就一下子躍進(jìn)到真正的3D工藝－3D NAND Flash。幾十層的線路、結(jié)構(gòu)，用4、5層的光罩工藝就能成就，成本極低?？墒沁@樣的技術(shù)，只能用于具有特殊條件的元件。

第一個(gè)是線路內(nèi)的單元(cell)排列要有高度的重復(fù)性，互聯(lián)機(jī)路簡(jiǎn)單，象是存儲(chǔ)器。

第二個(gè)是每個(gè)單元內(nèi)有些結(jié)構(gòu)可以與鄰近單元相連接，譬如像charge trap NAND Flash中儲(chǔ)存電荷的絕緣體。每一單元內(nèi)的絕緣體雖然相連，但是儲(chǔ)存于各單元內(nèi)的電荷困在絕緣體內(nèi)的特定位置，不會(huì)流動(dòng)至另一單元，不至于影響儲(chǔ)存功能。當(dāng)把平面的結(jié)構(gòu)變成垂直方向增長(zhǎng)的時(shí)候，這些可以相連的結(jié)構(gòu)也可以垂直不間斷的沉積，對(duì)于整體工藝的簡(jiǎn)化有相當(dāng)?shù)膸椭?/p>

所以在3D NAND Flash工藝中，各大廠家紛紛從2D的floating gate工藝轉(zhuǎn)為charge trap，因?yàn)閒loating gate工藝中儲(chǔ)存電荷的floating gate物質(zhì)是導(dǎo)體，而各單元間的floating gate若相連，每個(gè)單元儲(chǔ)存的信息會(huì)隨電荷流動(dòng)而喪失。因此每層之間各單元的floating gate必須蝕刻斷開，這對(duì)于3D工藝增加不少麻煩。

這樣的3D工藝由于關(guān)鍵蝕刻技術(shù)與設(shè)備的突破，前程能見度還不錯(cuò)，到2024年有望達(dá)近200層。中短期內(nèi)是能替代摩爾定律、挑起增加半導(dǎo)體新經(jīng)濟(jì)價(jià)值大梁的技術(shù)。

不完全符合上述條件的元件呢－譬如新興存儲(chǔ)器的PCRAM和ReRAM，還有cross bar工藝可用。只是cross bar工藝存儲(chǔ)器雖然也是一層一層的堆疊上去，但是每一層都需要個(gè)別的光罩處理，工藝費(fèi)用下降有限。但是芯片的效能可以提升，存儲(chǔ)器密度也可以持續(xù)增長(zhǎng)。目前cross bar大致是20幾納米的工藝、堆疊2層；到2022年，預(yù)計(jì)工藝可以推進(jìn)至10幾納米、堆疊8層，還有些增長(zhǎng)空間。

如果是其它的組合呢？譬如說(shuō)是CPU加存儲(chǔ)器芯片，顯然上述兩種方式都不適用，現(xiàn)在被認(rèn)為“promising”的三維單片堆疊(3D monolithic stacking)技術(shù)可能是個(gè)解決方案，至少DARPA是這么想的。

三維單片堆疊基本上是多芯片堆疊，先將需要高溫工藝的芯片做好，然后將其它已半制造好的芯片以離子切割(ion cut，基本上是氫離子)方式打薄，粘著于原來(lái)的芯片之上，繼續(xù)后面的低溫工藝。由于芯片內(nèi)各模塊得以在最適宜工藝處理，整體芯片的表現(xiàn)及成本可以與用更先進(jìn)工藝的平面芯片媲美，而老舊的晶圓廠得以延續(xù)其生命周期。

當(dāng)然，三維單片堆疊還有許多挑戰(zhàn)待解決，譬如不同層間模塊的設(shè)計(jì)需要有好的EDA、多層芯片散熱問(wèn)題、層間對(duì)準(zhǔn)問(wèn)題、多模塊布線問(wèn)題等。

半導(dǎo)體如果要維持其高科技產(chǎn)業(yè)的特性，必須有手段持續(xù)性的創(chuàng)造新價(jià)值。新的設(shè)計(jì)方法、新的元件、新的材料都可能創(chuàng)造新的價(jià)值，但是三維工藝看來(lái)最耐久，因?yàn)橛袡C(jī)會(huì)像摩爾定律般的重復(fù)如法炮制！

注：改自杜牧金谷園一詩(shī)尾句，原詩(shī)為：繁華事散逐香塵，流水無(wú)情草自春。日暮東風(fēng)怨啼鳥，落花猶似墮樓人。