4 月 23 日NEO Semiconductor公司宣布其三維 X-DRAM?技術(shù)已成功完成概念驗(yàn)證測試，這一里程碑式進(jìn)展，為面向人工智能與數(shù)據(jù)密集型系統(tǒng)的新一代高密度存儲(chǔ)解決方案奠定了重要基礎(chǔ)。與此同時(shí)，公司還公布了一項(xiàng)全新戰(zhàn)略投資，本輪投資由宏碁創(chuàng)始人、前董事長兼首席執(zhí)行官，擁有二十余年臺(tái)積電董事任職經(jīng)歷的施振榮領(lǐng)銜。施振榮先生是全球知名的科技先驅(qū)與企業(yè)家，其參與此次投資，充分彰顯了業(yè)界對NEO 半導(dǎo)體技術(shù)實(shí)力與發(fā)展愿景的高度認(rèn)可，也將助力公司邁入全新發(fā)展階段。

此次概念驗(yàn)證測試芯片實(shí)測結(jié)果表明，三維 X-DRAM 技術(shù)可依托現(xiàn)有三維閃存成熟產(chǎn)業(yè)體系進(jìn)行量產(chǎn)，涵蓋標(biāo)準(zhǔn)化生產(chǎn)設(shè)備、配套材料及低成本制造工藝。目前三維閃存量產(chǎn)芯片層數(shù)已突破 300 層，該技術(shù)成果不僅為新一代高密度三維動(dòng)態(tài)隨機(jī)存儲(chǔ)器的研發(fā)落地鋪平道路，還充分驗(yàn)證了產(chǎn)品優(yōu)異的電氣性能與運(yùn)行穩(wěn)定性。

概念驗(yàn)證核心成果如下：

讀/寫延遲：<10 納秒

數(shù)據(jù)保持時(shí)間：85°C 下 >1 秒（比 64 毫秒 JEDEC 標(biāo)準(zhǔn)好 15 倍）

比特線干擾：在 85°C 下持續(xù)時(shí)間 >1 秒

字線干擾：在 85°C 時(shí) >1 秒

耐力：>101?次循環(huán)

NEO Semiconductor創(chuàng)始人兼首席執(zhí)行官Andy Hsu表示：“本次測試成果，為動(dòng)態(tài)隨機(jī)存儲(chǔ)器技術(shù)突破開辟了全新升級路徑。我們堅(jiān)信，該項(xiàng)技術(shù)能夠適配人工智能時(shí)代的發(fā)展需求，大幅提升存儲(chǔ)密度、降低制造成本并優(yōu)化能耗表現(xiàn)。依托成熟的三維閃存制造體系與產(chǎn)業(yè)生態(tài)，我們將加速推進(jìn)三維動(dòng)態(tài)隨機(jī)存儲(chǔ)器技術(shù)落地。目前，NEO半導(dǎo)體正與全球頭部存儲(chǔ)及半導(dǎo)體企業(yè)積極洽談，探索聯(lián)合研發(fā)合作機(jī)會(huì)，我們的技術(shù)具備成熟的授權(quán)合作與規(guī)?；涞啬Ｊ剑型焖偻苿?dòng)新一代人工智能存儲(chǔ)技術(shù)走向市場。”

本次概念驗(yàn)證項(xiàng)目由NEO半導(dǎo)體聯(lián)合臺(tái)灣陽明交通大學(xué)產(chǎn)學(xué)創(chuàng)新學(xué)院共同研發(fā)，芯片制造與性能測試工作在臺(tái)灣應(yīng)用研究院半導(dǎo)體研究所完成。測試芯片順利通過全維度電氣性能與穩(wěn)定性檢測，充分驗(yàn)證了該創(chuàng)新存儲(chǔ)架構(gòu)的穩(wěn)定性與可靠性。

目前，NEO半導(dǎo)體正與存儲(chǔ)、半導(dǎo)體全產(chǎn)業(yè)鏈企業(yè)開展深度合作洽談，全力推動(dòng)三維 X-DRAM 技術(shù)商業(yè)化落地。憑借成熟的概念驗(yàn)證成果與不斷深化的行業(yè)合作，公司正式邁入全新發(fā)展階段，致力于將三維 X-DRAM 打造為新一代人工智能存儲(chǔ)系統(tǒng)的核心底層技術(shù)。