該DAC39J82是一款非常低功耗、16 位、雙通道、2.8 GSPS 數(shù)模 具有JESD204B接口的轉換器 （DAC）。最大輸入數(shù)據(jù)速率為1.4 GSPS。

數(shù)字數(shù)據(jù)通過 1、2、4 或 8 個可配置串行JESD204B輸入到設備 通道運行速度高達 12.5 Gbps，具有片上端接和可編程均衡功能。界面 允許JESD204B子類 1 基于 SYSREF 的確定性延遲和多個 設備。
*附件：dac39j82.pdf

該器件具有簡化復雜發(fā)射架構設計的功能。 完全可旁路的 2 倍至 16 倍數(shù)字插值濾波器，阻帶衰減超過 90 dB 簡化數(shù)據(jù)接口和重建過濾器。片上 48 位數(shù)控 振蕩器 （NCO） 和獨立的復雜混頻器可實現(xiàn)靈活準確的載體放置。

高性能低抖動 PLL 簡化了器件的時鐘，而不會顯著降低 對動態(tài)范圍的影響。數(shù)字正交調制器校正 （QMC） 和群延遲 校正 （QDC） 可對增益、失調、相位和組延遲進行完整的 IQ 補償 直接上變頻應用中的通道?？删幊坦β?a href="http://www.brongaenegriffin.com/tags/放大器/" target="_blank">放大器 （PA） 保護 機制可用于在電源行為異常的情況下提供 PA 保護 檢測到輸入數(shù)據(jù)。

DAC39J82提供四個模擬輸出，以及來自內部兩個數(shù)字路徑的數(shù)據(jù) 可通過輸出多路復用器路由到這四個DAC輸出中的任意兩個。

特性

• 分辨率：16 位
• 最大采樣率：2.8GSPS
• 最大輸入數(shù)據(jù)速率：1.4GSPS
• JESD204B界面
  • 8 JESD204B串行輸入通道
  • 每通道 12.5 Gbps 最大比特率
  • 子類 1 多 DAC 同步
• 片內極低抖動PLL
• 可選 1x -16x 插值
• 具有 48 位 NCO/
  或 ±n×Fs/8 的獨立復雜混頻器
• 寬帶數(shù)字正交調制器校正
• Sinx/x 校正濾波器
• 分數(shù)樣本組延遲校正
• 通過輸出
  多路復用器靈活路由到四個模擬輸出
• 3/4線串行控制總線（SPI）
• 集成溫度傳感器
• JTAG 邊界掃描
• 與四通道DAC39J84引腳兼容
• 功耗：2.8GSPS 時為 1.1W
• 封裝：10x10mm，144 球倒裝芯片 BGA

參數(shù)

方框圖

DAC39J82 是德州儀器推出的低功耗 16 位雙通道數(shù)模轉換器（DAC），核心優(yōu)勢為高采樣率、JESD204B 高速接口與豐富信號處理功能，適配寬帶通信、雷達等對性能與集成度要求嚴苛的場景。

核心參數(shù)與特性

• 硬件規(guī)格 ：雙通道設計，最高采樣率 2.8 GSPS，輸入數(shù)據(jù)率最高 1.4 GSPS；8 路 JESD204B 串行輸入通道，單通道最高速率 12.5 Gbps，支持子類 1 多芯片同步。
• 精度性能 ：積分非線性（INL）±6 LSB，微分非線性（DNL）±4 LSB；SFDR 最高達 106 dBc，NSD 低至 -161 dBFS/Hz；通道隔離度 93 dB，模擬輸出滿量程電流 10~30 mA。
• 功耗與封裝 ：2.8 GSPS 時功耗約 1.1 W；采用 144 引腳 FCBGA 封裝（10mm×10mm），工作溫度 -40°C~+85°C，HBM ESD 等級 1000V，CDM 等級 250V。
• 時鐘與同步 ：內置低抖動 PLL，支持 3.7~5.6 GHz 寬范圍 VCO；SYSREF 引腳實現(xiàn)確定性延遲，支持多芯片精準同步。

功能與工作模式

• 核心功能 ：集成 2x~16x 數(shù)字插值濾波器（阻帶衰減 >90 dB）、48 位 NCO 與獨立復混頻器，支持靈活載波放置；內置正交調制校正（QMC）與群延遲校正（GDC），補償 I/Q 失衡。
• 性能優(yōu)化 ：提供 sinx/x 校正濾波器， flatten 采樣保持輸出的頻率響應；支持抖動（Dither）功能，降低高次諧波；可編程功率放大器（PA）保護機制，避免異常功率損壞器件。
• 電源管理 ：支持全局掉電、待機及單通道掉電模式，掉電時功耗低至 112 mW；多檔供電電壓（0.9V/1.8V/3.3V），部分電源通道對噪聲敏感需單獨供電。
• 接口與控制 ：支持 3/4 線 SPI 接口配置寄存器；內置溫度傳感器，可通過 SPI 讀取溫度數(shù)據(jù)；提供 JTAG 邊界掃描功能，便于測試與調試。

應用場景

適用于蜂窩基站、寬帶通信系統(tǒng)、直接數(shù)字合成（DDS）儀器、毫米波 / 微波回程鏈路、自動化測試設備、雷達、電纜基礎設施等場景，尤其適配多載波、高帶寬傳輸需求。

關鍵設計要點

• 電源要求 ：模擬電源（如 VDDADAC33、VDDAREF18）需提供潔凈電壓，避免雜散噪聲；各電源引腳就近配置 0.1μF 去耦電容，電源源頭并聯(lián) 1μF、10μF 電容增強濾波。
• 布局建議 ：JESD204B 高速差分線采用阻抗控制布線，保持等長并遠離模擬通道；RBIAS 引腳布線需短小，外接電阻直接連接至地；模擬與數(shù)字電源分區(qū)布線，中間隔接地層減少串擾。
• 配置方式 ：通過 SPI 接口配置寄存器，實現(xiàn)插值倍數(shù)、混頻器參數(shù)、同步模式等功能調整；上電需遵循特定初始化流程，包括電源時序、復位操作與 JESD204B 鏈路啟動。