該ADS7040是一款 8 位、1 MSPS 模數(shù)轉(zhuǎn)換器 （ADC）。該器件支持寬模擬輸入電壓范圍（1.65 V 至 3.6 V），并包括一個(gè)基于電容器的逐次逼近寄存器 （SAR） ADC，具有固有的采樣保持電路。SPI兼容串行接口由CS和SCLK信號(hào)控制。輸入信號(hào)使用 CS 下降沿進(jìn)行采樣，SCLK 用于轉(zhuǎn)換和串行數(shù)據(jù)輸出。該器件支持寬數(shù)字電源范圍（1.65 V 至 3.6 V），可直接連接到各種主機(jī)控制器。該ADS7040符合正常 DVDD 范圍（1.65 V 至 1.95 V）的 JESD8-7A 標(biāo)準(zhǔn)。

該ADS7040采用8引腳、微型、引線和X2QFN封裝，額定工作溫度范圍為–40°C至125°C。 該器件的微型外形和極低的功耗使該器件適用于空間受限的電池供電應(yīng)用。
*附件：ads7040.pdf

特性

• 業(yè)界首款功耗為納瓦的 SAR ADC：
  • 1 MSPS 時(shí)為 171 μW，采用 1.8V AVDD
  • 555 μW（1 MSPS），3V AVDD
  • 56 μW（100 kSPS），3V AVDD
  • 1 kSPS 時(shí)小于 1 μW，采用 3V AVDD
• 業(yè)界最小的 SAR ADC：
  • X2QFN-8 封裝，2.25mm^2^腳印
• 1-MSPS 吞吐量，零數(shù)據(jù)延遲
• 工作范圍廣：
  • AVDD：1.65 V 至 3.6 V
  • DVDD：1.65 V 至 3.6 V（獨(dú)立于 AVDD）
  • 溫度范圍：–40°C 至 125°C
• 卓越的性能：
  • 8 位分辨率，帶 NMC
  • ±0.5-LSB（最大）INL，±0.4-LSB（最大）DNL
  • 49 dB 信噪比
  • –70 dB 總諧波差
• 單極性輸入范圍：0 V 至 AVDD
• 集成偏移校準(zhǔn)
• SPI?兼容串行接口：12 MHz
• 符合 JESD8-7A 標(biāo)準(zhǔn)的數(shù)字 I/O

參數(shù)

方框圖

ADS7040 是德州儀器推出的超小尺寸、超低功耗 8 位 SAR 模數(shù)轉(zhuǎn)換器（ADC），核心優(yōu)勢(shì)為 1 MSPS 采樣率、納瓦級(jí)功耗與零數(shù)據(jù)延遲，專為電池供電的便攜式設(shè)備設(shè)計(jì)，適配低功耗數(shù)據(jù)采集、傳感器信號(hào)轉(zhuǎn)換等場(chǎng)景。

核心參數(shù)與特性

• 硬件規(guī)格 ：?jiǎn)瓮ǖ绬味溯斎?，輸入電壓范?0 VAVDD（1.65 V3.6 V）；采用 8 引腳 X2QFN 封裝（1.5mm×1.5mm，2.25 mm2 占位）或 VSSOP 封裝，工作溫度 -40°C~+125°C。
• 精度性能 ：8 位分辨率，無(wú)丟失碼（NMC）；積分非線性（INL）最大 ±0.5 LSB，微分非線性（DNL）最大 ±0.4 LSB；偏移誤差最大 ±0.5 LSB，增益誤差典型值 ±0.2% FS；SNR 典型值 49 dB，THD 典型值 -70 dB。
• 功耗與速率 ：1 MSPS 采樣率下，1.8V 供電功耗 171 μW，3V 供電功耗 555 μW；1 kSPS 采樣率下 3V 供電功耗低于 1 μW；最大采樣率 1 MSPS，零數(shù)據(jù)延遲，SPI 接口最高支持 12 MHz 時(shí)鐘。
• 電氣特性 ：采樣電容 15 pF， Acquisition 時(shí)間 275 ns；數(shù)字 I/O 兼容 JESD8-7A 標(biāo)準(zhǔn)，支持 1.65 V~3.6 V 獨(dú)立數(shù)字供電（DVDD）。

功能與工作模式

• 核心功能 ：內(nèi)置偏移校準(zhǔn)功能，支持上電自動(dòng)校準(zhǔn)與正常工作期間手動(dòng)校準(zhǔn)，校準(zhǔn)后偏移誤差顯著降低；SAR 架構(gòu)搭配固有采樣保持電路，無(wú)需外部組件。
• 性能優(yōu)化 ：以 AVDD 作為參考電壓，簡(jiǎn)化外圍電路；輸出為標(biāo)準(zhǔn)二進(jìn)制格式，數(shù)據(jù)在 SCLK 下降沿同步輸出，適配快速數(shù)據(jù)傳輸。
• 靈活配置 ：SPI 兼容串行接口，通過 CS 引腳控制采樣與轉(zhuǎn)換啟動(dòng)，單幀轉(zhuǎn)換僅需 10 個(gè) SCLK 周期；支持低速率采樣時(shí)通過延長(zhǎng) CS 高電平時(shí)間提升信號(hào)建立時(shí)間，適配高阻抗傳感器輸入。
• 低功耗設(shè)計(jì) ：功耗隨采樣率線性降低，低速采樣場(chǎng)景下功耗極低，適配電池供電設(shè)備的長(zhǎng)續(xù)航需求。

應(yīng)用場(chǎng)景

適用于低功耗數(shù)據(jù)采集系統(tǒng)、電池供電手持設(shè)備、液位傳感器、超聲波流量計(jì)、電機(jī)控制、可穿戴健身設(shè)備、便攜式醫(yī)療設(shè)備（如血糖儀）、硬盤驅(qū)動(dòng)器等場(chǎng)景，尤其適配對(duì)尺寸、功耗和成本敏感的便攜式應(yīng)用。

關(guān)鍵設(shè)計(jì)要點(diǎn)

• 電源要求 ：AVDD 與 DVDD 可獨(dú)立供電（1.65 V~3.6 V），無(wú)嚴(yán)格上電順序；AVDD 引腳需就近配置 1 μF 低 ESR 陶瓷去耦電容（最小 200 nF），確保參考電壓穩(wěn)定。
• 布局建議 ：PCB 劃分模擬區(qū)與數(shù)字區(qū)，模擬輸入路徑遠(yuǎn)離數(shù)字信號(hào)線；接地采用地平面，所有接地引腳通過短路徑連接至地平面；去耦電容靠近電源引腳，避免過孔導(dǎo)致的阻抗增加。
• 配置方式 ：上電后首次 CS 下降沿觸發(fā)自動(dòng)偏移校準(zhǔn)，需確保至少 16 個(gè) SCLK 周期完成校準(zhǔn)；正常工作期間可通過 32 個(gè) SCLK 周期的幀結(jié)構(gòu)觸發(fā)重新校準(zhǔn)；高阻抗傳感器輸入時(shí)，可降低采樣率或延長(zhǎng) CS 高電平時(shí)間以保證信號(hào)穩(wěn)定。