ADS8350、ADS7850和ADS7250器件屬于引腳兼容、雙通道、高速、同步采樣、模數(shù)轉(zhuǎn)換器 （ADC） 系列，支持偽差分模擬輸入。所有器件都支持一個(gè)簡(jiǎn)單的串行接口，可以在很寬的電源范圍內(nèi)工作，從而能夠與各種主機(jī)控制器輕松通信。

所有器件均在擴(kuò)展的工業(yè)溫度范圍（–40°C 至 125°C）內(nèi)完全額定，并采用引腳兼容的 WQFN-16（3 mm × 3 mm）封裝。
*附件：ads7850.pdf

特性

• 16位、14位和12位引腳兼容系列
• 同時(shí)對(duì)兩個(gè)通道進(jìn)行采樣
• 偽差分模擬輸入
• 快速通量：750 kSPS
• 優(yōu)異的直流性能：
  • 線(xiàn)性：
    • ADS8350：
      16 位 NMC DNL，±2.5 LSB，最大 INL
    • ADS7850：
      14 位 NMC DNL，±1.5 LSB，最大 INL
    • ADS7250：
      12 位 NMC DNL，±1 LSB，最大 INL
• 優(yōu)異的交流性能：
  • ADS8350：85 dB SNR，–96 dB THD
  • ADS7850：81 dB SNR，–90 dB THD
  • ADS7250：73 dB SNR，–88 dB THD
• 簡(jiǎn)單的串行接口
• 在擴(kuò)展的工業(yè)溫度范圍內(nèi)完全指定：–40°C 至 125°C
• 小尺寸：WQFN-16（3 mm × 3 mm）

參數(shù)

方框圖

ADS7850 是德州儀器 ADSxx50 系列中的 14 位雙路同步采樣 SAR ADC，核心優(yōu)勢(shì)為偽差分輸入、中高采樣速率及寬溫工作范圍，適配電機(jī)控制、電力監(jiān)測(cè)等工業(yè)場(chǎng)景的中高精度數(shù)據(jù)采集需求。

一、核心產(chǎn)品參數(shù)

1. 基礎(chǔ)規(guī)格

• 分辨率與通道：14 位分辨率（無(wú)丟失碼），雙路偽差分輸入，支持同步采樣
• 采樣與轉(zhuǎn)換性能：最高 750 kSPS 采樣速率；轉(zhuǎn)換時(shí)間 590 ns，采集時(shí)間 100 ns（最大時(shí)鐘頻率下）
• 封裝與溫度：16 引腳 WQFN（3.0mm×3.0mm）封裝；工業(yè)級(jí)工作溫度 -40°C 至 125°C
• 電源與功耗：模擬電源 4.5-5.5 V，數(shù)字電源 1.65-5.5 V；5 V 模擬電下典型動(dòng)態(tài)功耗 8 mA，靜態(tài)功耗 5-7 mA，數(shù)字電源電流 0.25 mA（3.3 V 時(shí)）

2. 輸入與性能特性

• 輸入范圍：偽差分輸入，滿(mǎn)量程范圍 2×VREF（VREF 典型 2.5 V），輸入共模電壓為 VREF±0.1 V
• 靜態(tài)性能：INL 最大 ±1.5 LSB，DNL 最大 ±1 LSB；輸入偏移誤差 ±0.25 mV，增益誤差 ±0.05% FS，溫漂均為 ±1 ppm/°C
• 動(dòng)態(tài)性能：20 kHz 輸入時(shí)，SNR 典型 81.5 dB，THD 典型 -90 dB，SFDR 典型 90 dB；通道隔離串?dāng)_ -90 dB，全功率帶寬 25 MHz
• 輸入特性：輸入電容 40 pF（采樣模式）/4 pF（保持模式），輸入泄漏電流 1.5 nA；共模抑制比 74 dB

3. 參考與接口

• 參考電路：需外接 2.25-2.5 V 參考源，REFIN 引腳需配置 10 μF 去耦電容，參考輸入電流 300 μA
• 數(shù)字接口：SPI 兼容串行接口（CS、SCLK、SDO_A、SDO_B），支持雙路數(shù)據(jù)獨(dú)立輸出，數(shù)據(jù)格式為二進(jìn)制補(bǔ)碼

二、關(guān)鍵功能特性

1. 同步采樣與偽差分輸入

• 雙路 ADC 同步采樣，確保多通道信號(hào)相位一致性，適配三相電力控制、編碼器位置測(cè)量等場(chǎng)景
• 偽差分輸入架構(gòu)，輸入共模電壓固定為參考電壓，有效抑制共模噪聲，提升信號(hào)采集穩(wěn)定性

2. 靈活工作模式

• 幀控制功能：支持幀 abort、短周期采樣及重轉(zhuǎn)換，可通過(guò)提前拉高 CS 引腳靈活調(diào)整采樣節(jié)奏
• 數(shù)據(jù)輸出：SDO_A/SDO_B 分別輸出兩路 ADC 轉(zhuǎn)換結(jié)果，15 個(gè) SCLK 周期后開(kāi)始輸出有效數(shù)據(jù)，支持部分?jǐn)?shù)據(jù)讀取
• 寬時(shí)鐘適配：SCLK 頻率最高 24 MHz，適配不同速率的主機(jī)控制器通信需求

3. 高可靠性設(shè)計(jì)

• 工業(yè)級(jí)寬溫范圍與 ESD 防護(hù)（HBM ±2000 V，CDM ±500 V），適配惡劣工業(yè)環(huán)境
• 輸入引腳支持寬電壓范圍，參考與電源引腳需嚴(yán)格去耦，保證線(xiàn)性度與低噪聲性能

三、典型應(yīng)用場(chǎng)景

• 電機(jī)控制：SinCos 編碼器位置測(cè)量、三相功率控制
• 電力電子：保護(hù)繼電器、電力質(zhì)量監(jiān)測(cè)
• 工業(yè)控制：可編程邏輯控制器（PLC）、工業(yè)自動(dòng)化數(shù)據(jù)采集
• 光學(xué)網(wǎng)絡(luò)：EDFA 增益控制環(huán)路

四、設(shè)計(jì)與使用建議

1. 輸入與參考設(shè)計(jì)

• 輸入驅(qū)動(dòng)：推薦搭配 OPA836、THS4032 等低失真運(yùn)放，前端添加 RC 抗混疊濾波器（CFLT ≥ 400 pF，RFLT ≤ 22 Ω）
• 參考配置：外接低噪聲參考源（如 REF5025），REFIN 與 REFGND 就近配置 10 μF 陶瓷電容，需保證參考源穩(wěn)定驅(qū)動(dòng)動(dòng)態(tài)負(fù)載

2. 電源與布線(xiàn)

• 電源配置：模擬 / 數(shù)字電源獨(dú)立供電，分別配置 10 μF 去耦電容，模擬地與數(shù)字地單點(diǎn)連接，AVDD 需 ≥ 2×VREF
• PCB 布局：劃分模擬 / 數(shù)字區(qū)域，模擬輸入與參考線(xiàn)路遠(yuǎn)離數(shù)字噪聲源；器件散熱焊盤(pán)接地，縮短關(guān)鍵信號(hào)路徑

3. 接口與模式選擇

• 時(shí)序配置：SCLK 高 / 低電平時(shí)間需 ≥ 0.4× 時(shí)鐘周期，CS 引腳拉高前需保證最小 SCLK 周期數(shù)（至少 29 個(gè)）
• 信號(hào)調(diào)理：偽差分輸入需將 AINM 引腳接參考電壓，確保輸入共模電壓穩(wěn)定，提升抗干擾能力。