該ADC11DV200是一種單片模擬轉(zhuǎn)數(shù)字轉(zhuǎn)換器，能夠轉(zhuǎn)換兩個 模擬輸入信號以11位數(shù)字字的速率達到每秒200兆采樣率（MSPS）。 數(shù)字輸出模式可選擇，可以是差分LVDS或CMOS信號。這 轉(zhuǎn)換器采用差分流水線架構(gòu)，具備數(shù)字糾錯和片上 采樣保持電路以最小化芯片尺寸和功耗，同時提供優(yōu)異性能 動態(tài)表現(xiàn)。獨特的采樣保持級可提供900MHz的滿功率帶寬。 該ADC11DV200采用核心CMOS工藝制造，可由單個1.8V電源供電。 該 ADC11DV200 在奈奎斯特有效功率約為 10.06 位，在 CMOS模式下170MSPS，LVDS模式下200MSP，450mW。功耗可以縮減 進一步降低采樣率。
*附件：adc11dv200.pdf

特性

• 單1.8伏電源作。
• 功率與時鐘頻率的調(diào)整。
• 內(nèi)部采樣并保存。
• 內(nèi)部或外部參照。
• 關(guān)閉電源模式。
• 偏移二進制或2補碼輸出數(shù)據(jù)格式。
• LVDS或CMOS輸出信號。
• 60針WQFN封裝，（9x9x0.8mm，0.5mm針距）
• 時鐘工作周期穩(wěn)定器。
• IF采樣帶寬>900MHz。

主要規(guī)格

• 分辨率：11位
• 轉(zhuǎn)換率：200 MSPS
• ENOB：10.06位（類型）@Fin=70 MHz
• 信噪比：62.5 dBFS（典型）@Fin=70 MHz
• SINAD：62.3 dBFS（類型）@Fin=70 MHz
• SFDR：82 dBFS（類型）@Fin=70 MHz
• LVDS：功率450 mW（典型）@Fs=200 MSPS
• CMOS：功率 280 mW（典型）@Fs=170 MSPS
• 工作溫度范圍：?40°C至+85°C。

參數(shù)

方框圖

一、產(chǎn)品核心概述

ADC11DV200 是德州儀器推出的雙路 11 位高速模數(shù)轉(zhuǎn)換器，核心優(yōu)勢為雙通道同步采樣、寬頻帶與低功耗，適用于數(shù)字預(yù)失真（DPD）、無線通信基礎(chǔ)設(shè)施、醫(yī)療成像、便攜式儀器、數(shù)字視頻等場景。工作溫度范圍 –40°C 至 +85°C，采用 60 引腳 WQFN 封裝（9×9×0.8mm，0.5mm 引腳間距），單 1.8V 供電，采樣率最高 200MSPS（LVDS 模式）/170MSPS（CMOS 模式），集成片內(nèi)采樣保持電路與基準(zhǔn)源，支持 LVDS/CMOS 雙輸出模式及偏移二進制 / 二進制補碼數(shù)據(jù)格式，IF 采樣帶寬超 900MHz，動態(tài)性能優(yōu)異，滿足高速高精度信號采集需求。

二、關(guān)鍵特性與規(guī)格

1. 核心性能參數(shù)

• 分辨率與線性度 ：11 位分辨率，無丟失碼；積分非線性誤差（INL）最大 ±1.5 LSB（典型 0.65 LSB），差分非線性誤差（DNL）最大 ±0.75 LSB（典型 0.32 LSB）；增益誤差最大 ±3% FS（正）/±2.7% FS（負(fù)），溫漂 13~15 ppm/°C；偏移誤差最大 ±0.55% FS，溫漂 4 ppm/°C。
• 動態(tài)性能：@70MHz 輸入時，信噪比（SNR）典型 62.5 dBFS，無雜散動態(tài)范圍（SFDR）典型 82 dBFS，有效位數(shù)（ENOB）典型 10.06 位，信號失真比（SINAD）典型 62.3 dBFS；二次諧波失真（H2）典型 –94 dBFS，三次諧波失真（H3）典型 –84 dBFS，通道串?dāng)_ 97 dBFS，互調(diào)失真（IMD）93 dBFS。
• 輸入特性：差分輸入滿量程 1.5Vpp，共模電壓范圍 0.8V1.0V；輸入電容 CLK 低電平時 1pF、高電平時 2.5pF；支持內(nèi)部（0.5V/0.75V 可選）或外部（0.2V1.4V）基準(zhǔn)源，外部基準(zhǔn)需并聯(lián) 0.1μF 濾波電容。
• 功耗與輸出：LVDS 模式（200MSPS）典型功耗 450mW，CMOS 模式（170MSPS）典型功耗 280mW，掉電模式功耗約 57~60mW；LVDS 輸出差分電壓 330mVpp，共模電壓 1.25V，負(fù)載阻抗 100Ω；CMOS 輸出高電平 1.8V、低電平 0V，短路源 / 灌電流 ±20mA。

2. 核心功能

• 雙通道同步采樣：兩路獨立 11 位流水線架構(gòu) ADC，支持同步采樣，通道間串?dāng)_低，適配多通道信號采集場景。
• 靈活輸出配置：通過 OUTSEL 引腳選擇 LVDS/CMOS 輸出模式，DF/DCS 引腳配置數(shù)據(jù)格式（偏移二進制 / 二進制補碼）與時鐘占空比穩(wěn)定器（DCS）啟用狀態(tài)，DCS 可補償 30%~70% 時鐘占空比偏差。
• 時鐘與延遲：采樣時鐘支持差分 / 單端輸入（單端模式需將 CLK- 接 AGND），LVDS 模式轉(zhuǎn)換延遲 5/5.5 時鐘周期（A/B 通道），CMOS 模式 5.5 時鐘周期；孔徑延遲典型 0.7ns，孔徑抖動 0.3ps rms。
• 低功耗設(shè)計：功耗隨采樣率縮放，支持獨立通道掉電（PDA/PDB 引腳控制），掉電后功耗顯著降低，適配電池供電設(shè)備。

三、封裝與引腳

1. 封裝信息

• 60 引腳 WQFN 封裝：尺寸 9.0mm×9.0mm×0.8mm，引腳間距 0.5mm；結(jié)到環(huán)境熱阻 30°C/W；MSL 等級 3，支持 260°C 回流焊（168 小時濕度預(yù)處理），裸露焊盤（EP）必須接地以保證性能。

2. 關(guān)鍵引腳功能

• 電源與地：VA（模擬供電，1.8V）、VD（數(shù)字供電，1.8V）、VDR（輸出驅(qū)動供電，1.8V）；AGND（模擬地）、DRGND（數(shù)字輸出地），所有電源引腳需就近并聯(lián) 0.1μF 濾波電容。
• 輸入與基準(zhǔn)：VIN A+/A-、VIN B+/B-（雙路差分模擬輸入）；VREF（基準(zhǔn)選擇引腳，控制內(nèi)部 / 外部基準(zhǔn)切換）；REXT（模擬偏置電流編程電阻，標(biāo)稱 3.3kΩ 接地）。
• 控制與輸出：CLK+/CLK-（采樣時鐘輸入）；PD_A/PD_B（通道掉電控制）；OUTSEL（輸出模式選擇：LVDS/CMOS）；DF/DCS（數(shù)據(jù)格式 / 時鐘占空比穩(wěn)定控制）；LVDS 模式輸出 D0D10（數(shù)據(jù)）、DRDY+/-（數(shù)據(jù)就緒）；CMOS 模式輸出 DA0DA10/DB0~DB10（雙路數(shù)據(jù)）、DRDYA/DRDYB（通道數(shù)據(jù)就緒）。

四、工作模式與核心功能

1. 核心工作模式

• 采樣與基準(zhǔn)模式：雙通道同步采樣，采樣率 25MHz200MHz（依輸出模式與 DCS 狀態(tài)調(diào)整）；基準(zhǔn)支持內(nèi)部（0.5V/0.75V）或外部（0.2V1.4V）選擇，VREF 引腳電壓決定基準(zhǔn)源類型。
• 輸出與數(shù)據(jù)格式：LVDS 模式適用于高速傳輸，數(shù)據(jù)就緒信號（DRDY）為 DDR 時鐘，A 通道數(shù)據(jù)在上升沿有效、B 通道在下降沿有效；CMOS 模式適用于簡易接口場景，雙通道數(shù)據(jù)就緒信號獨立；數(shù)據(jù)格式支持偏移二進制（默認(rèn)浮空）或二進制補碼（接 AGND）。
• 掉電模式：PDA/PDB 引腳接高電平時對應(yīng)通道進入掉電狀態(tài)，功耗降低，恢復(fù)后可快速恢復(fù)正常采樣。

2. 關(guān)鍵功能細(xì)節(jié)

• 時鐘占空比穩(wěn)定：DCS 啟用時（DF/DCS 接 VA 或 AGND），可補償 30%~70% 時鐘占空比偏差，生成穩(wěn)定內(nèi)部時鐘，提升動態(tài)性能，適配時鐘源精度有限場景。
• 寬頻帶采樣：片內(nèi)采樣保持電路實現(xiàn) 900MHz 全功率帶寬，支持高頻信號直接采樣，無需額外混頻電路，簡化系統(tǒng)設(shè)計。

五、應(yīng)用場景與設(shè)計支持

1. 典型應(yīng)用

• 高速雙路信號采集：無線通信基站的雙路信號同步采集、醫(yī)療成像設(shè)備的高速數(shù)據(jù)轉(zhuǎn)換、數(shù)字視頻信號實時采集。
• 寬頻帶信號處理：射頻前端信號采集、數(shù)字預(yù)失真（DPD）系統(tǒng)中的反饋信號采樣，適配高頻場景需求。

2. 設(shè)計資源

• 輸入驅(qū)動：模擬輸入推薦源阻抗 <100Ω，差分輸入需 180° 相位差，共模電壓 0.9V（推薦使用 VRM 引腳輸出）；低頻（≤70MHz）可采用變壓器驅(qū)動，高頻（>70MHz）需優(yōu)化匹配電路，避免信號失真。
• 電源與去耦：模擬電源噪聲需控制在 100mVpp 以下，所有電源引腳并聯(lián) 0.1μF 陶瓷電容 + 100pF 電容去耦，模擬地與數(shù)字地單點共地，減少串?dāng)_。
• 輸出匹配：LVDS 輸出走線特性阻抗需 100Ω，長度控制在 2 英寸內(nèi)，終端匹配電阻靠近接收端；CMOS 輸出負(fù)載電容需 <10pF，避免傳輸延遲過大。
• 時鐘設(shè)計：時鐘信號需低抖動、短上升 / 下降沿，走線避免交叉，源端匹配特性阻抗，建議單獨驅(qū)動 ADC 時鐘引腳，減少干擾。

六、可靠性與訂單信息

• 可靠性保障：ESD 防護等級（人體模型）2500V、（機器模型）250V、（帶電設(shè)備模型）750V；絕對最大額定值：電源電壓 –0.3V2.2V，引腳電壓 –0.3VVA+0.3V，結(jié)溫 150°C，滿足工業(yè)環(huán)境嚴(yán)苛要求。
• 可訂購型號：提供 ADC11DV200CISQ/NOPB（1000 片 / 小卷）、ADC11DV200CISQE/NOPB（250 片 / 小卷）、ADC11DV200CISQX/NOPB（2000 片 / 大卷）等型號，引腳鍍層為錫（SN），符合 RoHS 標(biāo)準(zhǔn)。