ADS62C17 是一款雙通道 11 位、200 MSPS 的 A/D 轉換器，結合了高動態(tài)性能和低功耗，采用緊湊的 64 QFN 封裝。這使得它非常適合多載波寬帶通信應用。

ADS62C17采用TI專有的SNRBoost技術，可用于克服因帶寬低于奈奎斯特（Fs/2）而產生的量化噪聲限制。它包含若干實用且常用的數(shù)字功能，如ADC偏移校正、增益（0至6 dB，每步0.5 dB）和增益調諧（以0.001 dB為細步）。
*附件：ads62c17.pdf

增益選項可用于提升SFDR在較低全刻度輸入范圍的性能。利用增益調諧功能，每個信道的增益可以獨立設置，以改善信道間增益匹配。設備還包含直流偏移校正環(huán)路，可用于抵消ADC偏移。

同時提供DDR LVDS（雙倍數(shù)據(jù)速率）和并行CMOS數(shù)字輸出接口。它包含內部參考，而傳統(tǒng)的參考引腳和相關的解耦電容已被取消。不過，設備也可以用外部參考驅動。

該裝置在工業(yè)溫度范圍內（–40°C至85°C）內規(guī)范。

特性

• 最大采樣率：200 MSPS
• 11位分辨率且無缺失碼
• 在Fin=10 MHz時，90 dBc SFDR
• 采用TI專有SNRBoost技術，實現(xiàn)79.8 dBFS SNR，125 MHz中頻，20 MHz BW
  頻段
• 總功率：1.1瓦，功率200 MSPS
• 90 dB 串擾
• 雙數(shù)據(jù)速率（DDR）LVDS和并行
  CMOS輸出選項
• 可編程增益最高可達6dB，用于信噪比/SFDR權衡
• 直流偏移校正
• 增益調諧能力以細步（0.001 dB）
  實現(xiàn)信道間增益匹配
• 支持輸入時鐘幅度，最低可達
  400 mV p-p差動
• 內部與外部參考支持
• 64-QFN封裝（9毫米×9毫米）

參數(shù)

方框圖

一、產品核心概述

ADS62C17 是德州儀器推出的高速高精度雙通道 ADC，核心優(yōu)勢為高采樣率、低功耗與靈活信號調理能力。產品分辨率達 11 位無丟失碼，最高采樣率 200MSPS，工作溫度范圍 -40°C85°C，采用 64-QFN 封裝（9mm×9mm），模擬供電 3.15V3.8V、數(shù)字供電 1.7V~1.9V，集成 SNRBoost 降噪技術、可編程增益與偏移校正功能，適用于多載波通信、寬帶信號采集、工業(yè)控制等高速數(shù)據(jù)采集場景。

二、關鍵特性與規(guī)格

1. 核心性能參數(shù)

• 分辨率與線性度 ：11 位無丟失碼，微分非線性（DNL）±0.6LSB，積分非線性（INL）±2.5LSB；偏移誤差 ±20mV，偏移漂移 0.02mV/°C，增益漂移 0.002%/°C。
• 動態(tài)性能：10MHz 輸入時無雜散動態(tài)范圍（SFDR）90dBc，125MHz 中頻（20MHz 帶寬）下 SNR 79.8dBFS；交叉串擾 90dB，互調失真（IMD3）87dBFS，孔徑抖動 145fs rms。
• 輸入與參考：雙通道差分輸入，滿量程輸入范圍 2Vpp（0dB 增益），模擬輸入帶寬 700MHz；支持內部 / 外部參考，內部參考無需外接解耦電容，外部參考通過 VCM 引腳配置。
• 功耗與輸出：200MSPS 時總功耗 1.1W，掉電模式功耗 45~75mW；支持 DDR LVDS 與并行 CMOS 輸出，數(shù)據(jù)格式為偏移二進制或二進制補碼。

2. 核心功能

• SNRBoost 降噪技術：針對亞奈奎斯特帶寬優(yōu)化，可提升 SNR 最高 12dB（5MHz 帶寬時），通過編程系數(shù)定位降噪頻段，不影響諧波性能。
• 可編程增益與增益匹配：增益 0~6dB 可調（0.5dB 步進），支持 0.001dB 精細增益調整，實現(xiàn)通道間增益匹配，適配 SNR 與 SFDR 權衡需求。
• 偏移校正：內置直流偏移校正環(huán)路，可校正 ±10mV 偏移，校正時間常數(shù) 256k~512M 時鐘周期可編程，不影響信號相位。
• 多工作模式：支持全局掉電、通道待機、輸出緩沖禁用等低功耗模式；支持通道獨立控制與數(shù)據(jù)多路復用（MUX）模式，靈活適配單 / 雙通道應用。

三、封裝與引腳

1. 封裝信息

• 64-QFN 封裝：引腳間距 0.5mm，外露熱焊盤接 DRGND 優(yōu)化散熱；MSL 等級 3，支持 260°C 回流焊，符合 RoHS 標準，ESD 防護等級 2kV（人體模型）。

2. 關鍵引腳功能

• 電源與地：AVDD/AGND（模擬供電 / 地）、DRVDD/DRGND（數(shù)字供電 / 地），需就近并聯(lián) 0.1μF 陶瓷電容去耦。
• 輸入與參考：INP_A/INM_A、INP_B/INM_B（雙通道差分輸入）；VCM（內部參考模式下為共模電壓輸出，外部參考模式下為參考輸入）。
• 控制與輸出：CLKP/CLKM（差分時鐘輸入）、CLKOUTP/CLKOUTM（輸出時鐘）；DAxP/DAxM、DBxP/DBxM（LVDS 數(shù)據(jù)輸出）或 DA0DA10、DB0DB10（CMOS 數(shù)據(jù)輸出）。
• 配置引腳：RESET（復位）、SCLK/SDATA/SEN（串行配置接口）、CTRL1~CTRL3（并行控制 SNRBoost 與功耗模式）。

四、工作模式與核心功能

1. 核心工作模式

• 采樣模式：雙通道同步采樣，采樣率 1MSPS~200MSPS 可調，支持低速模式（≤100MSPS）優(yōu)化時序。
• 輸出模式：DDR LVDS 模式下每對差分引腳傳輸 2 位數(shù)據(jù)（時鐘上升 / 下降沿采樣），并行 CMOS 模式支持 150MSPS 以下時鐘同步采樣，150MSPS 以上建議外部時鐘捕獲。
• 低功耗模式：全局掉電（核心與參考均關閉）、通道待機（參考保持激活，喚醒時間 1μs）、輸出緩沖禁用（喚醒時間 100ns）。

2. 關鍵功能

• 靈活信號調理：通過編程增益（0~6dB） trade-off SNR 與 SFDR，高增益模式可提升高頻輸入時的 SFDR 性能；偏移校正功能可動態(tài)抵消系統(tǒng)偏移，支持添加 ±32LSB 偏移基座。
• 時鐘與輸入驅動：支持差分（正弦波、LVPECL、LVDS）或單端（LVCMOS）時鐘輸入，時鐘幅度最低 400mVpp；模擬輸入需偏置在 1.5V 共模電壓，建議差分驅動以提升抗干擾能力。
• 串行 / 并行配置：支持串行寄存器編程（20MHz 最高時鐘）與并行引腳控制，可獨立配置通道增益、降噪模式、輸出格式等參數(shù)，寄存器支持讀回驗證。

五、應用場景與設計支持

1. 典型應用

• 高速信號采集：寬帶射頻（RF）信號采集、雷達與衛(wèi)星通信接收端、示波器等測試儀器。
• 工業(yè)與通信：多載波通信系統(tǒng)、電力線監(jiān)測、高速數(shù)據(jù)采集卡（DAQ）、工業(yè)自動化高速傳感。

2. 設計資源

• 電源與去耦：模擬與數(shù)字電源獨立布線，電源引腳就近放置 0.1μF 陶瓷電容，嘈雜環(huán)境可添加 10μF 鉭電容；模擬地與數(shù)字地單點共地，外露熱焊盤必須接地。
• 布局要點：模擬輸入走線短且遠離數(shù)字信號線，輸入引腳串聯(lián) 5~15Ω 電阻抑制寄生振蕩；LVDS 輸出建議 100Ω 差分端接，CMOS 輸出控制負載電容 ≤5pF。
• 輸入驅動：低帶寬場景（<100MHz）采用 R-C-R 濾波電路吸收采樣毛刺，高帶寬場景（>300MHz）使用傳輸線變壓器驅動，確保輸入阻抗匹配。
• 參考設計：內部參考模式下 VCM 引腳輸出 1.5V 共模電壓，需并聯(lián) 0.1μF 濾波電容；外部參考模式下通過 VCM 引腳設定參考電壓，滿量程輸入范圍為 VCM×1.33。

六、可靠性與訂單信息

• 可靠性保障：絕對最大額定值：AVDD 3.9V，引腳電壓 -0.3V~AVDD+0.3V，結溫 125°C，符合工業(yè)級可靠性標準。
• 可訂購型號：ADS62C17IRGCR（卷盤裝 2000 片）、ADS62C17IRGCT（小卷盤裝 250 片），引腳鍍層 NIPDAU，MSL 等級 3（260°C 回流焊，168 小時防潮）。