ADS6445/ADS6444 是一種高性能的 14 位 125/105 MSPS 四通道 A-D 轉(zhuǎn)爐。串行LVDS數(shù)據(jù)輸出減少了接口線路數(shù)量，從而實現(xiàn)了緊湊的 64針QFN封裝（9毫米×9毫米），實現(xiàn)高系統(tǒng)集成密度。裝置 包含3.5 dB粗增益選項，可用于在極小的條件下提升SFDR的性能 信噪比的降解。除了粗增益外，還有細增益選項，可編程為1 分貝階級提升至6分貝。
*附件：ads6445-ep.pdf

輸出接口為2線，每個ADC數(shù)據(jù)被串行化，輸出為兩個 LVDS對。這使得串行數(shù)據(jù)速率可以減半（相比單線接口） 并將速度限制在1 Gbps以下，以便接收器設(shè)計。ADS644X還包括 傳統(tǒng)單線接口，可用于較低采樣頻率。

內(nèi)部鎖相環(huán)（PLL）乘以輸入的ADC采樣時鐘以推導(dǎo) 比特時鐘。位時鐘用于序列化每個通道的14位數(shù)據(jù)。此外 串行數(shù)據(jù)流、幀和比特時鐘也作為LVDS輸出傳輸。

LVDS輸出緩沖器具備可編程LVDS電流等功能 雙重模式和內(nèi)部終端選項。這些可以用來擴大眼球開闊， 提升信號完整性，便于接收端捕獲。

ADC信道輸出可以作為MSB或LSB第一和2s補碼傳輸 或者純粹的二元。

ADS644X有內(nèi)部引用，也可以支持外部參考模式。這 器件的工作結(jié)溫度范圍為–55°C至125°C。

特性

• 最大采樣率：125 MSPS
• 14位分辨率且無缺失碼
• 同時采樣與保持
• 3.5 dB 粗增益和最高 6 dB 可
  編程細增益，用于 SFDR/SNR 權(quán)衡
• 帶可
  編程內(nèi)部終端選項的串行LVDS輸出
• 支持正弦波、LVCMOS、LVPECL、LVDS 時鐘輸入，振幅可達 400 mVPP
• 內(nèi)部參考與外部參考支持
• 引用無需外部解耦
• 3.3伏模擬與數(shù)字電源
• 64針QFN封裝（9毫米×9毫米）
• 功能兼容的雙通道家族

參數(shù)

一、產(chǎn)品概述?

ADS6445-EP 和 ADS6444-EP 是德州儀器（TI）推出的高性能四通道14位模數(shù)轉(zhuǎn)換器，分別支持最高125 MSPS和105 MSPS的采樣率。兩款器件采用串行LVDS輸出接口，有效減少引腳數(shù)量，封裝為64引腳QFN（9 mm × 9 mm），適用于高密度系統(tǒng)集成。主要特性包括：

• ?14位分辨率?，無失碼；
• ?同步采樣與保持?；
• ?可編程增益?：3.5 dB粗增益和最高6 dB的精細增益（1 dB步進），用于優(yōu)化SFDR與SNR的權(quán)衡；
• ?內(nèi)部/外部參考電壓支持?，無需外部去耦；
• ?寬溫工作范圍?：-55°C至125°C；
• ?支持多種時鐘輸入類型?：正弦波、LVCMOS、LVPECL、LVDS，最低支持400 mVPP幅值；
• ?低功耗設(shè)計?：3.3 V模擬與數(shù)字供電，單通道功耗分別為420 mW（ADS6445）和340 mW（ADS6444）。

?二、關(guān)鍵應(yīng)用領(lǐng)域?

• ?基站中頻接收機?
• ?分集接收機?
• ?醫(yī)療成像設(shè)備?
• ?測試與測量儀器?

?三、性能參數(shù)摘要?

?四、核心功能模塊?

1. ?模擬輸入?
   • 差分輸入范圍：2 VPP
   • 輸入帶寬：500 MHz
   • 支持變壓器或全差分放大器驅(qū)動電路。
2. ?參考電壓?
   • 內(nèi)部參考：REFP = 2.0 V，REFM = 1.0 V（典型值）。
3. ?時鐘輸入?
   • 支持差分或單端時鐘，內(nèi)部集成PLL生成位時鐘。
4. ?輸出接口?
   • 支持1線（14×/16×串行化）和2線（14×/16×串行化）模式，支持DDR/SDR位時鐘。
5. ?增益控制?
   • 粗增益（3.5 dB）和精細增益（0–6 dB），用于在高輸入頻率下優(yōu)化動態(tài)性能。
6. ?電源管理?
   • 支持全局關(guān)斷、通道待機等多種低功耗模式。

?五、配置與編程模式?

1. ?并行接口控制?
   • 通過CFG1–CFG4、PDN等引腳直接配置常用功能。
2. ?串行接口編程?
   • 通過SEN、SCLK、SDATA引腳訪問內(nèi)部寄存器。
3. ?混合模式?
   • 并行與串行控制結(jié)合使用，優(yōu)先級由寄存器設(shè)定。

?六、電氣與時序特性?

• ?工作電壓?：AVDD = 3.0–3.6 V，LVDD = 3.0–3.6 V。
• ?輸出時序?
  • 建立時間（tsu）：0.3–3.6 ns（視采樣率而定）。
• ?時鐘抖動?：≤250 fs RMS。

?七、封裝與布局要求?

• ?封裝形式?：64引腳VQFN（RGC）。
• ?散熱焊盤?：必須焊接至接地平面以優(yōu)化散熱性能。

?八、可靠性保障?

• 符合?國防、航空航天與醫(yī)療應(yīng)用?標(biāo)準(zhǔn)：
  • 受控基線
  • 單組裝與測試站點
  • 擴展產(chǎn)品生命周期

?九、設(shè)計注意事項?

1. ?接地與去耦?
   • 建議使用單一接地平面，并通過磁珠隔離模擬與數(shù)字電源。
2. ?信號完整性?
   • 建議使用差分驅(qū)動電路，并通過內(nèi)部終端電阻（可選）改善信號質(zhì)量。
3. ?熱管理?
   • 結(jié)至環(huán)境熱阻（θJA）：23.6°C/W。