在電子設(shè)計(jì)領(lǐng)域，模擬到數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們來深入探討Texas Instruments的ADS7866、ADS7867和ADS7868這三款低功耗、高速的逐次逼近寄存器（SAR）ADC，看看它們在設(shè)計(jì)中能為我們帶來哪些優(yōu)勢。

文件下載：ads7866.pdf

1. 產(chǎn)品概述

ADS7866/67/68系列是一組低電壓、低功耗、高速的SAR ADC。它們可以在1.2V至3.6V的電源范圍內(nèi)工作，無需外部參考電壓，參考電壓直接從電源內(nèi)部獲取，因此模擬輸入范圍為0V至$V_{DD}$。這三款A(yù)DC采用電荷再分配架構(gòu)，本身就包含采樣/保持功能。

產(chǎn)品特性

• 高吞吐量：在不同的電源電壓和分辨率下，能實(shí)現(xiàn)不同的采樣速率。例如，當(dāng)$V{DD} ≥1.6 V$時(shí)，12位的ADS7866可達(dá)200KSPS；當(dāng)$V{DD} ≥1.2 V$時(shí)，也能保持100KSPS的吞吐量。
• 高精度：以ADS7866為例，其積分線性誤差（INL）為±1.5LSB，在$f_{IN }=30 kHz$時(shí)，信噪比（SNR）可達(dá)71dB，總諧波失真（THD）為 -83dB。
• 低功耗：在不同的工作模式和電源電壓下，功耗表現(xiàn)出色。如在200KSPS、$V{DD}=3.6 V$時(shí)，典型功耗為1.39mW；在200KSPS、$V{DD}=1.6 V$時(shí)，典型功耗為0.39mW；在100KSPS、$V_{DD}=1.2 V$時(shí)，典型功耗為0.22mW。此外，還有自動掉電模式，典型電流僅為8nA。
• 同步轉(zhuǎn)換與SPI接口：支持SPI兼容的串行接口，無流水線延遲，方便與微處理器或DSP進(jìn)行通信。
• 單極性輸入范圍：輸入范圍為0V至$V_{DD}$，適用于多種應(yīng)用場景。
• 小型封裝：采用6引腳SOT - 23封裝，節(jié)省電路板空間。

應(yīng)用場景

這些特性使得ADS7866/67/68非常適合以下應(yīng)用：

• 電池供電系統(tǒng)：低功耗特性可延長電池續(xù)航時(shí)間。
• 隔離數(shù)據(jù)采集：滿足數(shù)據(jù)采集的高精度和穩(wěn)定性要求。
• 醫(yī)療儀器：對精度和功耗有較高要求的醫(yī)療設(shè)備。
• 便攜式通信和數(shù)據(jù)采集系統(tǒng)：小型封裝和低功耗滿足便攜性需求。
• 自動測試設(shè)備：高吞吐量和高精度可提高測試效率和準(zhǔn)確性。

2. 技術(shù)規(guī)格詳解

分辨率與線性度

三款A(yù)DC分別提供12位（ADS7866）、10位（ADS7867）和8位（ADS7868）的分辨率，且都保證無丟失碼。以ADS7866為例，其積分線性誤差（INL）為±1.5LSB，差分線性誤差（DNL）在 -1至1.5LSB之間，能有效保證轉(zhuǎn)換的精度。

采樣動態(tài)特性

• 轉(zhuǎn)換時(shí)間：由SCLK頻率決定，ADS7866為13個(gè)SCLK周期，ADS7867為11個(gè)SCLK周期，ADS7868為9個(gè)SCLK周期。
• 采集時(shí)間：例如在$f{SCLK} = 3.4 MHz$、$1.6V≤V{DD} ≤3.6V$時(shí)，三款A(yù)DC的采集時(shí)間均為0.64μs。
• 吞吐量：在合適的條件下，ADS7866可達(dá)200KSPS，ADS7867可達(dá)240KSPS，ADS7868可達(dá)280KSPS。
• 孔徑延遲和抖動：孔徑延遲為10ns，孔徑抖動為40ps，保證了采樣的準(zhǔn)確性。

動態(tài)特性

在不同的輸入頻率和電源電壓下，三款A(yù)DC的信號噪聲和失真比（SINAD）、信噪比（SNR）、總諧波失真（THD）和無雜散動態(tài)范圍（SFDR）表現(xiàn)良好。以ADS7866為例，在$f{IN}= 30 kHz$、$1.6V≤V{DD} ≤3.6V$時(shí)，SINAD可達(dá)70dB，SNR可達(dá)71dB，THD可達(dá) -83dB。

電源要求

電源電壓范圍為1.2V至3.6V，不同的采樣速率和電源電壓下，電源電流不同。例如，在$f{SAMPLE}= 200 KSPS$、$f{SCLK}=3.4 MHz$、$V_{DD}=3.6V$時(shí)，ADS7866的電源電流典型值為385μA。

3. 工作原理

轉(zhuǎn)換周期啟動

轉(zhuǎn)換周期通過將CS引腳拉低并提供串行時(shí)鐘SCLK來啟動。CS下降沿到CS下降后第三個(gè)SCLK下降沿之間的時(shí)間用于采集輸入信號，該時(shí)間必須大于或等于所需分辨率和電源電壓指定的最小采集時(shí)間。在CS下降后第三個(gè)SCLK下降沿，設(shè)備進(jìn)入保持模式，開始對采樣的輸入信號進(jìn)行數(shù)字化處理。

采集時(shí)間、轉(zhuǎn)換時(shí)間和總周期時(shí)間

• SCLK頻率：由特定分辨率和電源電壓指定的最小采集時(shí)間決定。
• 轉(zhuǎn)換時(shí)間：與SCLK頻率相關(guān)，ADS7866為13倍的SCLK周期時(shí)間$t_{C(SCLK)}$，ADS7867為11倍，ADS7868為9倍。
• 采集時(shí)間：即上電時(shí)間，為CS下降后第一個(gè)SCLK下降沿的建立時(shí)間（$t{SU(CSF - FSCLKF)}$）加上2倍的$t{C(SCLK)}$。
• 總周期時(shí)間：可根據(jù)$t{DIS(EOC - SDOZ)}$和$t{SU(LSBZ - CSF)}$與$0.5 × t_{C(SCLK)}$的大小關(guān)系進(jìn)行計(jì)算。

4. 典型連接與設(shè)計(jì)注意事項(xiàng)

典型連接

典型連接電路中，可使用REF3112為設(shè)備提供1.2V電源，并在轉(zhuǎn)換器的$REF/V_{DD}$和GND引腳之間連接一個(gè)0.1μF的去耦電容，且該電容應(yīng)盡可能靠近設(shè)備引腳。

模擬輸入

模擬輸入在VIN和GND引腳之間，輸入范圍為0V至$V{DD}$。輸入電流受采樣率、輸入電壓和輸入源阻抗等因素影響，輸入源必須能夠在指定的最小采集時(shí)間內(nèi)為輸入電容$C{S}$（典型值為12pF）充電。為保持轉(zhuǎn)換器的線性度，應(yīng)注意輸入電壓范圍，并可使用低帶寬輸入信號和低通濾波器來減少輸入源引入的噪聲。

數(shù)字接口

通過高速SPI兼容的串行接口與微處理器或DSP通信，$CPOL = 1$，$CPHA = 1$。采樣、轉(zhuǎn)換和SDO激活在CS下降沿啟動，SCLK用于控制轉(zhuǎn)換速率并實(shí)現(xiàn)與數(shù)字主機(jī)處理器的同步。數(shù)字輸入CS和SCLK可超過電源電壓$V{DD}$，只要不超過最大$V{IH}$的3.6V，無需外部電平轉(zhuǎn)換電路。

轉(zhuǎn)換結(jié)果

ADS7866/67/68分別在4個(gè)前導(dǎo)零后輸出12/10/8位數(shù)據(jù)，采用直二進(jìn)制格式。

功耗管理

• 自動掉電模式：每次轉(zhuǎn)換結(jié)束后自動進(jìn)入掉電模式，典型電流為8nA，可有效降低功耗。
• 功率節(jié)省策略：使用較高的SCLK頻率可減少采集時(shí)間和轉(zhuǎn)換時(shí)間，使轉(zhuǎn)換器在每個(gè)轉(zhuǎn)換周期中更多時(shí)間處于自動掉電模式。對于特定的SCLK頻率，較低的吞吐量會增加轉(zhuǎn)換器處于掉電狀態(tài)的時(shí)間比例。

5. 封裝與訂購信息

ADS7866/67/68采用6引腳SOT - 23封裝，有不同的訂購選項(xiàng)，如小卷帶（250個(gè)）和大卷帶（3000個(gè)），并符合RoHS標(biāo)準(zhǔn)。

總結(jié)

Texas Instruments的ADS7866/67/68系列ADC以其低功耗、高吞吐量、高精度和小型封裝等優(yōu)勢，為電子工程師在設(shè)計(jì)電池供電系統(tǒng)、數(shù)據(jù)采集設(shè)備等應(yīng)用時(shí)提供了一個(gè)優(yōu)秀的選擇。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇分辨率、采樣速率和電源電壓，并注意模擬輸入、數(shù)字接口和功耗管理等方面的設(shè)計(jì)要點(diǎn)，以充分發(fā)揮這些ADC的性能。你在使用這類ADC時(shí)遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。