在電子工程師的設(shè)計(jì)世界里，數(shù)模轉(zhuǎn)換器（DAC）是實(shí)現(xiàn)數(shù)字信號(hào)與模擬信號(hào)轉(zhuǎn)換的關(guān)鍵組件。今天，我們就來(lái)深入探討一款性能出色的低功耗四通道10位DAC——DAC6573，看看它在各種應(yīng)用場(chǎng)景中能為我們帶來(lái)怎樣的驚喜。

文件下載：dac6573.pdf

一、DAC6573的特性亮點(diǎn)

1. 低功耗與高性能并存

DAC6573采用微功耗設(shè)計(jì)，在3V的 $V_{DD}$ 下僅消耗500μA電流，這使得它在電池供電的便攜式設(shè)備中表現(xiàn)出色。同時(shí)，它具備188kSPS的快速更新速率，能夠滿足高速數(shù)據(jù)處理的需求。

2. 豐富的功能特性

• 電源復(fù)位：內(nèi)置的上電復(fù)位電路確保DAC輸出在上電時(shí)為零伏，直到進(jìn)行有效的寫入操作，為系統(tǒng)的穩(wěn)定性提供了保障。
• 寬電源范圍：支持2.7V至5.5V的模擬電源供電，增強(qiáng)了其在不同電源環(huán)境下的適應(yīng)性。
• 高精度與單調(diào)性：10位的分辨率和單調(diào)特性，保證了輸出信號(hào)的準(zhǔn)確性和穩(wěn)定性。
• I2C接口：支持高達(dá)3.4Mbps的 $I^{2}C^{TM}$ 接口，具備數(shù)據(jù)傳輸能力，可實(shí)現(xiàn)多設(shè)備的連接和通信。
• 雙緩沖輸入寄存器：能夠提高數(shù)據(jù)處理的效率，確保數(shù)據(jù)的穩(wěn)定傳輸。
• 多設(shè)備支持：支持多達(dá)16個(gè)DAC6573的地址設(shè)置，可實(shí)現(xiàn)64通道的同步更新，滿足大規(guī)模系統(tǒng)的需求。
• 寬溫度范圍：可在 -40°C至105°C的溫度范圍內(nèi)正常工作，適用于各種惡劣環(huán)境。
• 小封裝：采用16引腳的TSSOP封裝，節(jié)省了電路板空間。

二、技術(shù)參數(shù)詳解

1. 靜態(tài)性能

• 分辨率：10位的分辨率能夠提供較為精細(xì)的模擬輸出。
• 相對(duì)精度：±0.5至 +2 LSB的相對(duì)精度，保證了輸出信號(hào)的準(zhǔn)確性。
• 差分非線性：設(shè)計(jì)上保證了單調(diào)特性，差分非線性典型值為 ±0.1 LSB，最大值為 ±0.5 LSB。
• 零刻度誤差：典型值為5mV，最大值為20mV。
• 滿刻度誤差：典型值為 -0.15%，最大值為 ±1.0% FSR。
• 增益誤差：最大值為 ±1.0% FSR。
• 零代碼誤差漂移：典型值為 ±7μV/°C。
• 增益溫度系數(shù)：典型值為 ±3 ppm of FSR/°C，體現(xiàn)了良好的溫度穩(wěn)定性。

2. 輸出特性

• 輸出電壓范圍：0至 $V_{REFH}$ V，可根據(jù)參考電壓進(jìn)行調(diào)整。
• 輸出電壓建立時(shí)間：在不同負(fù)載條件下，建立時(shí)間有所不同，如在 $R{L}=∞$，$0 pF < C{L} < 200 pF$ 時(shí)，典型值為7μs，最大值為9μs。
• 壓擺率：典型值為1V/μs。
• 直流串?dāng)_：典型值為0.01 LSB，交流串?dāng)_在1kHz正弦波下典型值為 -100dB，表明各通道之間的干擾較小。
• 電容負(fù)載穩(wěn)定性：能夠穩(wěn)定驅(qū)動(dòng)470pF和1000pF的電容負(fù)載。
• 數(shù)模毛刺脈沖：在主要進(jìn)位附近1 LSB變化時(shí)，典型值為12nV - s。
• 數(shù)字直通：典型值為0.3nV - s。
• 直流輸出阻抗：典型值為1Ω。
• 短路電流：在 $V{DD}=5V$ 時(shí)，典型值為50mA；在 $V{DD}=3V$ 時(shí)，典型值為20mA。
• 上電時(shí)間：從掉電模式恢復(fù)時(shí)，$V{DD}=+5V$ 時(shí)典型值為2.5μs，$V{DD}=+3V$ 時(shí)典型值為5μs。

3. 參考輸入特性

• $V_{REFH}$ 輸入范圍：0至 $V_{DD}$ V。
• $V_{REFL}$ 輸入范圍：0至GND或 $V_{DD}/2$ V。
• 參考輸入阻抗：典型值為25kΩ。
• 參考電流：在 $V{REF}=V{DD}=+5V$ 時(shí)，典型值為185μA，最大值為260μA；在 $V{REF}=V{DD}=+3V$ 時(shí)，典型值為122μA，最大值為200μA。

4. 邏輯輸入特性

• 輸入電流：最大值為 ±1μA。
• $V_{IN}$ 輸入低電壓：最大值為0.3×$IOV_{DD}$ V。
• $V_{IN}$ 輸入高電壓：最小值為0.7×$IOV_{DD}$ V。
• 引腳電容：典型值為3pF。

5. 電源要求

• $V{DD}$ 和 $IOV{DD}$：范圍為2.7V至5.5V。
• 正常工作電流：在不同電壓和邏輯電平條件下有所不同，如在 $V{DD}=+3.6V$ 至 +5.5V，$V{IH}=IOV{DD}$ 和 $V{IL}=GND$ 時(shí)，典型值為600μA，最大值為900μA。
• 掉電模式電流：典型值為200nA。

6. 時(shí)序特性

• SCL時(shí)鐘頻率：支持標(biāo)準(zhǔn)模式（100kHz）、快速模式（400kHz）和高速模式（最高3.4MHz）。
• 總線空閑時(shí)間：不同模式下有所不同，如標(biāo)準(zhǔn)模式下為4.7μs，快速模式下為1.3μs。
• 數(shù)據(jù)建立和保持時(shí)間：在不同模式下也有相應(yīng)的要求，以確保數(shù)據(jù)的準(zhǔn)確傳輸。

三、工作原理剖析

1. D/A部分

DAC6573采用電阻串DAC架構(gòu)，后面跟隨一個(gè)輸出緩沖放大器。其輸入編碼為無(wú)符號(hào)二進(jìn)制，理想輸出電壓公式為：$V{OUT }=2 × V{REF } L+\left(V{REF } H-V{REF } L\right) × \frac{D}{1024}$，其中D為加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值，范圍從0到1023。

2. 電阻串

電阻串部分由一個(gè)二分電阻和一串阻值為R的電阻組成。加載到DAC寄存器的代碼通過(guò)閉合連接電阻串和放大器的開關(guān)之一，決定從電阻串的哪個(gè)節(jié)點(diǎn)提取電壓并輸入到輸出放大器。由于采用電阻串架構(gòu)，保證了其單調(diào)特性。

3. 輸出放大器

輸出緩沖是一個(gè)增益為2的同相放大器，能夠?qū)崿F(xiàn)軌到軌的輸出電壓，輸出范圍為0V至 $V_{DD}$。它能夠驅(qū)動(dòng)2kΩ與1000pF并聯(lián)到地的負(fù)載，壓擺率為1V/μs，在輸出空載時(shí)半刻度建立時(shí)間為7μs。

4. I2C接口

DAC6573作為從設(shè)備，支持 $I^{2}C$ 總線規(guī)范定義的標(biāo)準(zhǔn)模式（100kbps）、快速模式（400kbps）和高速模式（3.4Mbps）。在不同模式下，數(shù)據(jù)傳輸協(xié)議有所不同，但都遵循 $I^{2}C$ 總線的基本規(guī)則，通過(guò)主設(shè)備控制數(shù)據(jù)的傳輸和設(shè)備的尋址。

四、I2C更新序列與地址設(shè)置

1. I2C更新序列

一次更新需要一個(gè)起始條件、一個(gè)有效的 $I^{2}C$ 地址、一個(gè)控制字節(jié)、一個(gè)MSB字節(jié)和一個(gè)LSB字節(jié)。每次接收到字節(jié)后，DAC6573會(huì)通過(guò)在單個(gè)時(shí)鐘脈沖的高電平期間拉低SDA線來(lái)進(jìn)行確認(rèn)。控制字節(jié)設(shè)置所選DAC6573的操作模式，后續(xù)的數(shù)據(jù)更新只需MSB字節(jié)和LSB字節(jié)，直到操作模式發(fā)生變化。在 $I^{2}C$ 高速模式下，除第一次更新外，每次10位DAC更新可在18個(gè)時(shí)鐘周期內(nèi)完成，更新速率可達(dá)188.88kSPS；在快速模式下，最大更新速率限制為22.22kSPS。

2. 地址字節(jié)

地址字節(jié)的前五位（MSBs）工廠預(yù)設(shè)為10011，接下來(lái)的兩位是設(shè)備選擇位A1和A0，可連接到 $V_{DD}$ 或數(shù)字地，也可由TTL/CMOS邏輯電平驅(qū)動(dòng)。通過(guò)這些引腳的狀態(tài)設(shè)置設(shè)備地址，最多可將16個(gè)DAC6573連接到同一 $I^{2}C$ 總線上。

3. 廣播地址字節(jié)

DAC6573支持廣播尋址，廣播地址為1001 0000。廣播尋址可用于同步更新或掉電多個(gè)DAC6573設(shè)備，適用于多通道同步更新的應(yīng)用場(chǎng)景。

五、控制字節(jié)與寄存器

1. 控制字節(jié)

控制字節(jié)包含多個(gè)位，用于設(shè)置設(shè)備的操作模式和選擇通道。其中，A2和A3為擴(kuò)展地址位，L1和L0為加載模式選擇位，Sel1和Sel0為通道選擇位，PD0為掉電標(biāo)志位。不同的位組合對(duì)應(yīng)不同的操作模式，如存儲(chǔ) $I^{2}C$ 數(shù)據(jù)、更新所選DAC、4通道同步更新和廣播更新等。

2. 寄存器

DAC6573包含多個(gè)寄存器，如CTRL[7:0]存儲(chǔ)主設(shè)備發(fā)送的8位控制字節(jié)，MSB[7:0]存儲(chǔ)主設(shè)備發(fā)送的無(wú)符號(hào)二進(jìn)制數(shù)據(jù)的8個(gè)最高有效位，也可存儲(chǔ)2位掉電數(shù)據(jù)，LSB[7:0]存儲(chǔ)主設(shè)備發(fā)送的無(wú)符號(hào)二進(jìn)制數(shù)據(jù)的2個(gè)最低有效位。每個(gè)通道還有12位的臨時(shí)存儲(chǔ)寄存器（TRA[11:0]、TRB[11:0]、TRC[11:0]、TRD[11:0]）和DAC寄存器（DRA[11:0]、DRB[11:0]、DRC[11:0]、DRD[11:0]），用于存儲(chǔ)數(shù)據(jù)和掉電信息。

六、讀寫操作模式

1. 寫入操作

在標(biāo)準(zhǔn)/快速模式和高速模式下，寫入操作的基本流程相似。主設(shè)備首先發(fā)送設(shè)備地址（$R / \overline{W}=0$），然后發(fā)送控制字節(jié)，根據(jù)控制字節(jié)的PD0位確定后續(xù)數(shù)據(jù)是正常數(shù)據(jù)還是掉電數(shù)據(jù)。正常數(shù)據(jù)以高字節(jié) - 低字節(jié)的序列發(fā)送，掉電數(shù)據(jù)為2個(gè)字節(jié)。

2. 讀取操作

在標(biāo)準(zhǔn)/快速模式和高速模式下，讀取操作也有相應(yīng)的流程。主設(shè)備先發(fā)送設(shè)備地址（$R / \overline{W}=0$）和控制字節(jié)，然后通過(guò)重復(fù)起始條件并重新發(fā)送地址（$R / \overline{W}=1$），表示準(zhǔn)備接收數(shù)據(jù)。根據(jù)PD0位的不同，DAC6573會(huì)發(fā)送2個(gè)或3個(gè)字節(jié)的數(shù)據(jù)。

七、電源相關(guān)特性

1. 上電復(fù)位

DAC6573內(nèi)置上電復(fù)位電路，上電時(shí)DAC寄存器填充為零，輸出電壓為0V，直到進(jìn)行有效的寫入操作。這一特性在需要明確DAC輸出狀態(tài)的應(yīng)用中非常有用。

2. 掉電模式

DAC6573具有四種可編程的掉電模式，通過(guò)MSB字節(jié)的兩個(gè)最高有效位和CTRL[0]位進(jìn)行設(shè)置。在掉電模式下，電源電流大幅降低，輸出級(jí)內(nèi)部切換到已知阻值的電阻網(wǎng)絡(luò)，輸出阻抗已知。退出掉電模式的時(shí)間在 $V{DD}=5V$ 時(shí)典型值為2.5μs，在 $V{DD}=3V$ 時(shí)典型值為5μs。

八、其他性能特點(diǎn)

1. 電流消耗

每個(gè)活動(dòng)通道在 $V{DD}=5V$ 時(shí)典型消耗150μA，在 $V{DD}=3V$ 時(shí)典型消耗125μA，包括參考電流消耗。在掉電模式下，典型電流消耗為200nA。為了實(shí)現(xiàn)高效的電源操作，建議在數(shù)字輸入使用CMOS邏輯電平。

2. $IOV_{DD}$ 與電壓轉(zhuǎn)換器

$IOV{DD}$ 引腳為DAC6573的數(shù)字輸入結(jié)構(gòu)供電，可用于單電源或雙電源操作。它能夠?qū)⑼獠窟壿嫺咻斎胪ㄟ^(guò)電平轉(zhuǎn)換器轉(zhuǎn)換為 $V{DD}$，支持2.7V至5.5V的電壓范圍，確保與各種邏輯家族的兼容性。

3. 負(fù)載驅(qū)動(dòng)能力

DAC6573的輸出級(jí)能夠穩(wěn)定驅(qū)動(dòng)高達(dá)1000pF的電容負(fù)載，在驅(qū)動(dòng)2kΩ的電阻負(fù)載時(shí)也能實(shí)現(xiàn)良好的負(fù)載調(diào)節(jié)。但在電阻負(fù)載下，當(dāng)輸出驅(qū)動(dòng)到正軌時(shí)，可能會(huì)影響線性度性能，可通過(guò)降低參考電壓來(lái)消除這種影響。

4. 串?dāng)_性能

采用為每個(gè)DAC通道單獨(dú)設(shè)置電阻串的架構(gòu)，實(shí)現(xiàn)了超低的串?dāng)_性能。直流串?dāng)_典型值小于0.01 LSB，交流串?dāng)_在1kHz正弦波下典型值低于 -100dB。

5. 輸出電壓穩(wěn)定性

在規(guī)定的溫度范圍內(nèi)，DAC6573的輸出電壓具有出色的溫度穩(wěn)定性，典型輸出電壓漂移為 ±3 ppm/°C。這使得每個(gè)通道的輸出電壓在 ±1°C的環(huán)境溫度變化下能夠保持在 ±25μV的窗口內(nèi)，非常適合閉環(huán)控制應(yīng)用。

6. 建立時(shí)間和輸出毛刺性能

對(duì)于輸入的滿刻度代碼變化，DAC6573能夠在7μs內(nèi)達(dá)到10位準(zhǔn)確范圍的建立時(shí)間。連續(xù)代碼變化的最壞情況建立時(shí)間通常小于2μs。高速串行接口支持高達(dá)188 - kSPS的更新速率。在驅(qū)動(dòng)200pF電容負(fù)載時(shí)，滿刻度輸出擺幅的過(guò)沖和下沖通常小于100mV。代碼到代碼的變化毛刺極低，但在跨越Nx64代碼邊界時(shí)會(huì)出現(xiàn)毛刺，不過(guò)在約2μs內(nèi)能夠穩(wěn)定下來(lái)。

九、應(yīng)用信息與建議

1. 基本連接

在許多應(yīng)用中，DAC6573的連接非常簡(jiǎn)單。通過(guò)0.1μF的旁路電容為電源提供瞬間的額外電流。它可以直接與標(biāo)準(zhǔn)模式、快速模式和高速模式的 $I^{2}C$ 控制器接口，適用于各種微控制器的 $I^{2}C$ 外設(shè)。由于它不進(jìn)行時(shí)鐘拉伸，因此在同一 $I^{2}C$ 總線上沒(méi)有其他需要時(shí)鐘拉伸的設(shè)備時(shí)，無(wú)需特別考慮。同時(shí)，$I^{2}C$ 總線的SDA和SCL線需要上拉電阻，電阻的大小取決于總線的工作速度和電容。

2. 使用GPIO端口模擬 $I^{2}C$

如果沒(méi)有 $I^{2}C$ 控制器，DAC6573可以連接到GPIO引腳，并通過(guò)軟件模擬 $I^{2}C$ 總線協(xié)議。在這種情況下，SCL線可以不使用上拉電阻，但前提是總線上沒(méi)有其他可能拉低時(shí)鐘線的設(shè)備。一些微控制器的GPIO端口內(nèi)置了可選的強(qiáng)上拉電路，可以在某些情況下替代外部上拉電阻。

3. 使用REF02作為電源

由于DAC6573所需的電源電流極低，可以使用REF02 +5V精密電壓參考為其供電，同時(shí)提供參考輸入。這在電源噪聲較大或系統(tǒng)電源電壓不是5V的情況下非常有用。但需要注意REF02的負(fù)載調(diào)節(jié)特性，可能會(huì)引入一定的誤差。

4. 布局建議

作為精密模擬組件，DAC6573需要精心的布局、足夠的旁路電容和干凈、穩(wěn)定的電源。$V{DD}$ 電源應(yīng)具有良好的穩(wěn)壓和低噪聲特性，建議使用1 - μF至10 - μF的電容與0.1 - μF的旁路電容并聯(lián)，在某些情況下可能還需要額外的旁路措施。GND和 $V{DD}$ 的連接應(yīng)與數(shù)字邏輯分開，直到在電源入口點(diǎn)連接。

十、總結(jié)

DAC6573以其低功耗、高性能、豐富的功能和良好的穩(wěn)定性，成為了電子工程師在設(shè)計(jì)數(shù)模轉(zhuǎn)換電路時(shí)的理想選擇。無(wú)論是在過(guò)程控制、數(shù)據(jù)采集系統(tǒng)、閉環(huán)伺服控制還是便攜式儀器等領(lǐng)域，它都能夠發(fā)揮出色的作用。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求和場(chǎng)景，合理選擇其工作模式、設(shè)置參數(shù)，并注意布局和電源等方面的問(wèn)題，以充分發(fā)揮其性能優(yōu)勢(shì)。希望通過(guò)本文的介紹，能讓大家對(duì)DAC6573有更深入的了解，在設(shè)計(jì)中更好地運(yùn)用這款優(yōu)秀的DAC芯片。

各位工程師朋友們，你們?cè)谑褂肈AC芯片時(shí)遇到過(guò)哪些問(wèn)題？對(duì)于DAC6573的應(yīng)用，你們有什么獨(dú)特的見解或經(jīng)驗(yàn)嗎？歡迎在評(píng)論區(qū)分享交流！